Les Inscriptions à la Bibliothèque sont ouvertes en
ligne via le site: https://biblio.enp.edu.dz
Les Réinscriptions se font à :
• La Bibliothèque Annexe pour les étudiants en
2ème Année CPST
• La Bibliothèque Centrale pour les étudiants en Spécialités
A partir de cette page vous pouvez :
Retourner au premier écran avec les recherches... |
Détail de l'auteur
Auteur Rodriguez da Costa, Diogo
Documents disponibles écrits par cet auteur
Affiner la rechercheAnalysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory / Barbosa Rolim, Luis Guilherme in IEEE transactions on industrial electronics, Vol. 53 N°6 (Decembre 2006)
[article]
in IEEE transactions on industrial electronics > Vol. 53 N°6 (Decembre 2006) . - 1919-1926 p.
Titre : Analysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory Titre original : Exécution d'Analyse et de Logiciel d'un Circuit de Synchronisation Robuste de PLL Basé sur la Théorie de pq Type de document : texte imprimé Auteurs : Barbosa Rolim, Luis Guilherme, Auteur ; Rodriguez da Costa, Diogo, Auteur ; Aredes, Mauricio Article en page(s) : 1919-1926 p. Note générale : Génie Electrique Langues : Anglais (eng) Mots-clés : Phase-locked loop boucle Phase-verrouillée (PLL) Phase synchronisation Power systems Index. décimale : 621 Ingénierie mécanique en général. Technologie nucléaire. Ingénierie électrique. Machinerie Résumé : This paper presents the analysis and software implementation of a robust synchronizing circuit, i.e., phase-locked loop (PLL) circuit, designed for use in the controller of active power line conditioners. The basic problem consists of designing a PLL circuit that can track accurately and continuously the positive-sequence component at the fundamental frequency and its phase angle even when the system voltage of the bus, to which the active power line conditioner is connected, is distorted and/or unbalanced. The fundamentals of the PLL circuit are discussed. It is shown that the PLL can fail in tracking the system voltage during startup under some adverse conditions. Moreover, it is shown that oscillations caused by the presence of subharmonics can be very critical and can pull the stable point of operation synchronized to that subharmonic frequency. Oscillations at the reference input are also discussed, and the solution of this problem is presented. Finally, experimental and simulation results are shown and compared.
Cet article présente l'exécution d'analyse et de logiciel d'un circuit de synchronisation robuste, c.-à-d., circuit phase-verrouillé de la boucle (PLL), conçu pour l'usage dans le contrôleur des conditionneurs actifs de ligne à haute tension. Le problème de base se compose concevoir un circuit de PLL qui peut dépister exactement et sans interruption le composant de positif-ordre à la fréquence fondamentale et à son angle de phase même lorsque la tension de système de l'autobus, auquel le conditionneur actif de ligne à haute tension est relié, est tordu et/ou désiquilibré. Les principes fondamentaux du circuit de PLL sont discutés. On lui montre que le PLL peut échouer en dépistant la tension de système pendant le démarrage dans quelques conditions défavorables. D'ailleurs, on lui montre que les oscillations provoquées par la présence du subharmonics peuvent être très critiques et peuvent tirer le point stable d'opération synchronisé à cette fréquence subharmonic. Des oscillations à l'entrée de référence sont également discutées, et la solution de ce problème est présentée. En conclusion, des résultats expérimentaux et de simulation sont montrés et comparés.DEWEY : 621 ISSN : 0278-0046 En ligne : rolim@ufrj.br [article] Analysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory = Exécution d'Analyse et de Logiciel d'un Circuit de Synchronisation Robuste de PLL Basé sur la Théorie de pq [texte imprimé] / Barbosa Rolim, Luis Guilherme, Auteur ; Rodriguez da Costa, Diogo, Auteur ; Aredes, Mauricio . - 1919-1926 p.
Génie Electrique
Langues : Anglais (eng)
in IEEE transactions on industrial electronics > Vol. 53 N°6 (Decembre 2006) . - 1919-1926 p.
Mots-clés : Phase-locked loop boucle Phase-verrouillée (PLL) Phase synchronisation Power systems Index. décimale : 621 Ingénierie mécanique en général. Technologie nucléaire. Ingénierie électrique. Machinerie Résumé : This paper presents the analysis and software implementation of a robust synchronizing circuit, i.e., phase-locked loop (PLL) circuit, designed for use in the controller of active power line conditioners. The basic problem consists of designing a PLL circuit that can track accurately and continuously the positive-sequence component at the fundamental frequency and its phase angle even when the system voltage of the bus, to which the active power line conditioner is connected, is distorted and/or unbalanced. The fundamentals of the PLL circuit are discussed. It is shown that the PLL can fail in tracking the system voltage during startup under some adverse conditions. Moreover, it is shown that oscillations caused by the presence of subharmonics can be very critical and can pull the stable point of operation synchronized to that subharmonic frequency. Oscillations at the reference input are also discussed, and the solution of this problem is presented. Finally, experimental and simulation results are shown and compared.
Cet article présente l'exécution d'analyse et de logiciel d'un circuit de synchronisation robuste, c.-à-d., circuit phase-verrouillé de la boucle (PLL), conçu pour l'usage dans le contrôleur des conditionneurs actifs de ligne à haute tension. Le problème de base se compose concevoir un circuit de PLL qui peut dépister exactement et sans interruption le composant de positif-ordre à la fréquence fondamentale et à son angle de phase même lorsque la tension de système de l'autobus, auquel le conditionneur actif de ligne à haute tension est relié, est tordu et/ou désiquilibré. Les principes fondamentaux du circuit de PLL sont discutés. On lui montre que le PLL peut échouer en dépistant la tension de système pendant le démarrage dans quelques conditions défavorables. D'ailleurs, on lui montre que les oscillations provoquées par la présence du subharmonics peuvent être très critiques et peuvent tirer le point stable d'opération synchronisé à cette fréquence subharmonic. Des oscillations à l'entrée de référence sont également discutées, et la solution de ce problème est présentée. En conclusion, des résultats expérimentaux et de simulation sont montrés et comparés.DEWEY : 621 ISSN : 0278-0046 En ligne : rolim@ufrj.br