| Titre : |
Mise en œuvre d’une architecture améliorée d’un processeur FFT sur FPGA |
| Type de document : |
document électronique |
| Auteurs : |
Zohra Rabet, Auteur ; Katia Rania Bitam, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse |
| Editeur : |
[S.l.] : [s.n.] |
| Année de publication : |
2023 |
| Importance : |
1 fichier PDF (3 Mo) |
| Présentation : |
ill. |
| Note générale : |
Mode d'accès : accès au texte intégral par intranet.
Mémoire de Projet de Fin d’Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2023
Bibliogr. p. 86 - 88 . - Webographie p. 89 |
| Langues : |
Français (fre) |
| Mots-clés : |
FFT
FPGA
SAR |
| Index. décimale : |
PN01623 |
| Résumé : |
La Transformée de Fourier Rapide (FFT) est un algorithme numérique utilisé pour calculer efficacement la transformée de Fourier discrète (TFD) d’un signal. Elle permet de
décomposer un signal en ses composantes fréquentielles. Etant donné que la transformée de Fourier rapide (FFT) est au cœur de l’algorithme chirp scaling utilisé dans le traitement du radar à synthèse d’ouverture SAR, il est primordial d’évaluer l’algorithme ainsi que sa complexité de calcul afin de concevoir une architecture matérielle FFT optimale. La principale contribution de cette recherche réside dans la conception d’un processeur FFT sur FPGA qui est à la fois rapide, efficient en termes de ressources, et qui peut être configuré avec un nombre variable de points, N (N = 8 k). L’étude comparative menée entre le processeur FFT proposé et les articles de référence récents démontre de manière favorable l’efficacité de cette nouvelle architecture en terme de consommation de ressources matérielles. |
Mise en œuvre d’une architecture améliorée d’un processeur FFT sur FPGA [document électronique] / Zohra Rabet, Auteur ; Katia Rania Bitam, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse . - [S.l.] : [s.n.], 2023 . - 1 fichier PDF (3 Mo) : ill. Mode d'accès : accès au texte intégral par intranet.
Mémoire de Projet de Fin d’Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2023
Bibliogr. p. 86 - 88 . - Webographie p. 89 Langues : Français ( fre)
| Mots-clés : |
FFT
FPGA
SAR |
| Index. décimale : |
PN01623 |
| Résumé : |
La Transformée de Fourier Rapide (FFT) est un algorithme numérique utilisé pour calculer efficacement la transformée de Fourier discrète (TFD) d’un signal. Elle permet de
décomposer un signal en ses composantes fréquentielles. Etant donné que la transformée de Fourier rapide (FFT) est au cœur de l’algorithme chirp scaling utilisé dans le traitement du radar à synthèse d’ouverture SAR, il est primordial d’évaluer l’algorithme ainsi que sa complexité de calcul afin de concevoir une architecture matérielle FFT optimale. La principale contribution de cette recherche réside dans la conception d’un processeur FFT sur FPGA qui est à la fois rapide, efficient en termes de ressources, et qui peut être configuré avec un nombre variable de points, N (N = 8 k). L’étude comparative menée entre le processeur FFT proposé et les articles de référence récents démontre de manière favorable l’efficacité de cette nouvelle architecture en terme de consommation de ressources matérielles. |
|
PN00100 
Ajouter le résultat dans votre panier
Visionner les documents numériques
Faire une suggestion Affiner la rechercheMise en œuvre d’une architecture améliorée d’un processeur FFT sur FPGA (2023)
