Fiabilité des systèmes VLSI / Belaifa, Salah Salim (1998) 

Public ISBD Titre : Fiabilité des systèmes VLSI : test, testabilité et vérification des machines séquentielles Type de document : texte imprimé Auteurs : Belaifa, Salah Salim, Auteur ; Farah, Ahcene, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1998 Importance : 70 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique: 1998 Annexe [15] f. - Bibliogr. [1] f Langues : Français (fre) Mots-clés : Circuit intégré Système VLSI Temps optimal Index. décimale : PN01098 Résumé : Ce travail comporte deux parties: * La première partie a pour but de donner les fondements de base de la fiabilité, test, et vérification des circuits intégrés en particulier les systèmes VLSI. * La deuxième partie consiste à réaliser un logiciel de simulation des méthodes de tests et de vérifications. L'objectif essentiel est de vérifier la fonctionnalité d'un circuit intégré en un temps optimal (gain en temps), en utilisant différentes méthodes et techniques de vérifications. Fiabilité des systèmes VLSI : test, testabilité et vérification des machines séquentielles [texte imprimé] / Belaifa, Salah Salim, Auteur ; Farah, Ahcene, Directeur de thèse . - [S.l.] : [s.n.], 1998 . - 70 f. : ill. ; 30 cm. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique: 1998 Annexe [15] f. - Bibliogr. [1] f Langues : Français (fre) Mots-clés : Circuit intégré Système VLSI Temps optimal Index. décimale : PN01098 Résumé : Ce travail comporte deux parties: * La première partie a pour but de donner les fondements de base de la fiabilité, test, et vérification des circuits intégrés en particulier les systèmes VLSI. * La deuxième partie consiste à réaliser un logiciel de simulation des méthodes de tests et de vérifications. L'objectif essentiel est de vérifier la fonctionnalité d'un circuit intégré en un temps optimal (gain en temps), en utilisant différentes méthodes et techniques de vérifications.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01098	PN01098	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

BELAIFA.Salah-Salim.pdf URL

Performances des techniques séquentielle et systolique d'implémentation Hardware des réseaux de neurones / Belaifa, Salah Salim (2001) 

Public ISBD Titre : Performances des techniques séquentielle et systolique d'implémentation Hardware des réseaux de neurones Type de document : texte imprimé Auteurs : Belaifa, Salah Salim, Auteur ; M. Mehenni, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2001 Importance : 95 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Magister : Électronique : Alger, École Nationale Polytechnique : 2001 Bibliogr. f.96 - 97 . Annexes [20]f Langues : Français (fre) Mots-clés : RNA RPG FPGA Architecture séquentielle Architecture systolique Index. décimale : M002601 Résumé : Ce travail consiste à implémenter les architectures séquentielle et systolique des réseaux de neurones, pour réaliser cette implémentation on a divisé notre étude en deux grandes étapes. L'étape d'apprentissage sert à calculer les synapses afin de les stocker dans des ROMs pour l'étape de reconnaissance ou l'étape d'implémentation des architectures. Les implémentations hardwares du filtre récursif et du réseau de neurones avec l'architecture systolique, montrent que l'unité de commande est universelle c'est à dire elle est la même quelque soit la dimension de ce filtre de ce réseau de neurones. En effet, il reste au concepteur de choisir l'architecture adéquate à son modèle afin de satisfaire les performances demandées. Performances des techniques séquentielle et systolique d'implémentation Hardware des réseaux de neurones [texte imprimé] / Belaifa, Salah Salim, Auteur ; M. Mehenni, Directeur de thèse . - [S.l.] : [s.n.], 2001 . - 95 f. : ill. ; 30 cm. Mémoire de Magister : Électronique : Alger, École Nationale Polytechnique : 2001 Bibliogr. f.96 - 97 . Annexes [20]f Langues : Français (fre) Mots-clés : RNA RPG FPGA Architecture séquentielle Architecture systolique Index. décimale : M002601 Résumé : Ce travail consiste à implémenter les architectures séquentielle et systolique des réseaux de neurones, pour réaliser cette implémentation on a divisé notre étude en deux grandes étapes. L'étape d'apprentissage sert à calculer les synapses afin de les stocker dans des ROMs pour l'étape de reconnaissance ou l'étape d'implémentation des architectures. Les implémentations hardwares du filtre récursif et du réseau de neurones avec l'architecture systolique, montrent que l'unité de commande est universelle c'est à dire elle est la même quelque soit la dimension de ce filtre de ce réseau de neurones. En effet, il reste au concepteur de choisir l'architecture adéquate à son modèle afin de satisfaire les performances demandées.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M002601	M002601	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Magister	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

BELAIFA.Salah-salim.pdf URL