Digital sliding-mode observer implementation using FPGA / Lienhardt, Anne-Marie in IEEE transactions on industrial electronics, Vol. 54 N°4 (Août 2007)  

Public ISBD [article]  inIEEE transactions on industrial electronics > Vol. 54 N°4 (Août 2007) . - 1865-1875 p. Titre : Digital sliding-mode observer implementation using FPGA Titre original : Digital glissant l'exécution d'observateur de mode en utilisant FPGA Type de document : texte imprimé Auteurs : Lienhardt, Anne-Marie, Auteur ; Guillaume Gateau, Auteur ; Thierry A. Meynard, Auteur Année de publication : 2007 Article en page(s) : 1865-1875 p. Note générale : Electronique Langues : Anglais (eng) Mots-clés : Cosimulation tool Digital signal processing Field-programmable gate arrays (FPGAs) Power system state estimation Pulsewidth-modulation power converters Stacked multicell converter (SMC) Outil de Traitement numérique Rangées porte programmables champEvaluation d'état système d'alimentation Convertisseurs puissance modulation largeur d'impulsion Convertisseur empilé Index. décimale : 621 Ingénierie mécanique en général. Technologie nucléaire. Ingénierie électrique. Machinerie Résumé : This paper details the digital implementation of a new observation strategy of the flying capacitor voltages dedicated to stacked multicell converters (SMC). This particular topology relies on the use of flying capacitors so as to equally share the voltage constraint on several semiconductors and increase the number of output levels. However, the SMC appropriate operation is guaranteed by the stability of the flying capacitor voltage levels, and the current flow creates variations of those quantities. The idea is therefore to develop an accurate estimation technique that avoids the utilization of differential sensors and allows the active control of the intermediate voltages. The observation has to meet several criteria. It must particularly reproduce in a quasi-analog way the dynamic of those quantities to enable the proper operation of the active control algorithm. The actual research scope thus focuses on the sliding mode observation of the flying capacitor voltages by means of phase current measurements. This paper summarizes the observer design, its digitizing, and the field-programmable gate array (FPGA) implementation. It also presents an interesting Very High Speed Integrated Circuit Hardware Description Language (VHDL)-Saber Cosimulation tool that allows validating the VHDL code before being downloaded in the FPGA of the physical system. The last section illustrates and emphasizes the performance and ruggedness of the implemented algorithm through promising experimental results. Cet article détaille l'exécution numérique d'une nouvelle stratégie d'observation des tensions de condensateur de vol consacrées aux convertisseurs empilés de multicell (SMC). Cette topologie particulière se fonde sur l'utilisation de voler des condensateurs afin de partager également la contrainte de tension sur plusieurs semi-conducteurs et augmenter le nombre de niveaux de sortie. Cependant, l'opération appropriée de SMC est garantie par la stabilité des niveaux de tension de condensateur de vol, et l'écoulement courant crée des variations de ces quantités. L'idée est donc de développer une technique précise d'évaluation qui évite l'utilisation des sondes différentielles et permet la commande active des tensions intermédiaires. L'observation doit rencontrer plusieurs critères. Elle doit en particulier reproduire d'une manière quasi-analogue le dynamique de ces quantités de permettre l'opération appropriée de l'algorithme actif de commande. La portée réelle de recherches se concentre ainsi sur l'observation coulissante de mode des tensions de condensateur de vol au moyen de mesures de courant de phase. Cet article récapitule la conception d'observateur, sa digitalisation, et l'exécution field-programmable de la rangée de porte (FPGA). Il présente également intéresser le langage de description très à grande vitesse de matériel de circuit intégré (VHDL) - l'outil de Cosimulation de sabre qui laisse valider le code de VHDL avant d'être téléchargé dans le FPGA du système physique. La dernière section illustre et souligne l'exécution et la rugosité de l'algorithme mis en application en promettant des résultats expérimentaux. DEWEY : 621 ISSN : 0278-0046 RAMEAU : Traitement du signal -- Techniques numériques En ligne : guillaume.gateau@leei.enseeiht.fr [article] Digital sliding-mode observer implementation using FPGA = Digital glissant l'exécution d'observateur de mode en utilisant FPGA [texte imprimé] / Lienhardt, Anne-Marie, Auteur ; Guillaume Gateau, Auteur ; Thierry A. Meynard, Auteur . - 2007 . - 1865-1875 p. Electronique Langues : Anglais (eng) in IEEE transactions on industrial electronics > Vol. 54 N°4 (Août 2007) . - 1865-1875 p. Mots-clés : Cosimulation tool Digital signal processing Field-programmable gate arrays (FPGAs) Power system state estimation Pulsewidth-modulation power converters Stacked multicell converter (SMC) Outil de Traitement numérique Rangées porte programmables champEvaluation d'état système d'alimentation Convertisseurs puissance modulation largeur d'impulsion Convertisseur empilé Index. décimale : 621 Ingénierie mécanique en général. Technologie nucléaire. Ingénierie électrique. Machinerie Résumé : This paper details the digital implementation of a new observation strategy of the flying capacitor voltages dedicated to stacked multicell converters (SMC). This particular topology relies on the use of flying capacitors so as to equally share the voltage constraint on several semiconductors and increase the number of output levels. However, the SMC appropriate operation is guaranteed by the stability of the flying capacitor voltage levels, and the current flow creates variations of those quantities. The idea is therefore to develop an accurate estimation technique that avoids the utilization of differential sensors and allows the active control of the intermediate voltages. The observation has to meet several criteria. It must particularly reproduce in a quasi-analog way the dynamic of those quantities to enable the proper operation of the active control algorithm. The actual research scope thus focuses on the sliding mode observation of the flying capacitor voltages by means of phase current measurements. This paper summarizes the observer design, its digitizing, and the field-programmable gate array (FPGA) implementation. It also presents an interesting Very High Speed Integrated Circuit Hardware Description Language (VHDL)-Saber Cosimulation tool that allows validating the VHDL code before being downloaded in the FPGA of the physical system. The last section illustrates and emphasizes the performance and ruggedness of the implemented algorithm through promising experimental results. Cet article détaille l'exécution numérique d'une nouvelle stratégie d'observation des tensions de condensateur de vol consacrées aux convertisseurs empilés de multicell (SMC). Cette topologie particulière se fonde sur l'utilisation de voler des condensateurs afin de partager également la contrainte de tension sur plusieurs semi-conducteurs et augmenter le nombre de niveaux de sortie. Cependant, l'opération appropriée de SMC est garantie par la stabilité des niveaux de tension de condensateur de vol, et l'écoulement courant crée des variations de ces quantités. L'idée est donc de développer une technique précise d'évaluation qui évite l'utilisation des sondes différentielles et permet la commande active des tensions intermédiaires. L'observation doit rencontrer plusieurs critères. Elle doit en particulier reproduire d'une manière quasi-analogue le dynamique de ces quantités de permettre l'opération appropriée de l'algorithme actif de commande. La portée réelle de recherches se concentre ainsi sur l'observation coulissante de mode des tensions de condensateur de vol au moyen de mesures de courant de phase. Cet article récapitule la conception d'observateur, sa digitalisation, et l'exécution field-programmable de la rangée de porte (FPGA). Il présente également intéresser le langage de description très à grande vitesse de matériel de circuit intégré (VHDL) - l'outil de Cosimulation de sabre qui laisse valider le code de VHDL avant d'être téléchargé dans le FPGA du système physique. La dernière section illustre et souligne l'exécution et la rugosité de l'algorithme mis en application en promettant des résultats expérimentaux. DEWEY : 621 ISSN : 0278-0046 RAMEAU : Traitement du signal -- Techniques numériques En ligne : guillaume.gateau@leei.enseeiht.fr

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité
aucun exemplaire