Documents disponibles écrits par cet auteur

Commande d'une poursuite du point de puissance maximum (MPPT) par les réseaux de neurones et implémentation sur FPGA et DSP / Boudjema, Mohammed 

Public ISBD Titre : Commande d'une poursuite du point de puissance maximum (MPPT) par les réseaux de neurones et implémentation sur FPGA et DSP Type de document : texte imprimé Auteurs : Boudjema, Mohammed, Auteur ; Belhaouas, Nasreddine, Auteur ; Ait Cheikh, Mohamed Salah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2007 Importance : 86 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2007 Bibliogr. [2] f. - Annexe [14] f Langues : Français (fre) Mots-clés : MPPT Circuit  FPGA Langage  VHDL  DSP Code  composer  studio Photovoltaïque Réseaux  de  neurones Index. décimale : PN00107 Résumé : Ce travail s'intéresse à l’étude de la méthode de poursuite du point de puissance maximale par les réseaux de neurones (MPPT-neuronale) des générateurs photovoltaïques, qui a permis de déterminer les différents paramètres influençant le point de puissance maximale. Des simulations effectuées sous MATLAB et "SIMULINK" confirment la bonne performance du contrôleur MPPT, qui sera implémenté sur le circuit FPGA en utilisant la carte de développement « Memec Design » et DSP TMS 320C6211 de la famille C6000. Ce mémoire a été divisé en cinq chapitres comme suit: Le premier chapitre est une introduction à l'énergie photovoltaïque; on y explique brièvement les différents composants d'un système photovoltaïque avec batterie: le champ de modules photovoltaïques, le convertisseur continu-continu et les batteries . Le second chapitre, après avoir introduit la théorie des réseaux de nuerons, explique le principe de la méthode MPPT neuronale. Dans le troisième chapitre, on aborde les circuits FPGA et on s'intéresse à leur architecture et leurs caractéristiques. On fait une description de la carte de développement Virtex-II qu'on a utilisé et on introduit le langage de description VHDL. On explique aussi les différentes étapes nécessaires pour développer un projet sur circuit FPGA. Dans le quatrième chapitre, on aborde les processeurs DSP TMS320C6x et on s'intéresse à leurs architectures et leurs caractéristiques. On fait une description du kit d'évaluation DSK qu'on a utilisé. On explique aussi les différentes étapes nécessaires pour développer un projet sur ne DSP. Le dernier chapitre est consacré à l'explication des simulations de SIMULINK, et laux étapes de développement des programmes du circuit FPGA et de DSP, ainsi qui à la visualisation et l'interprétation des résultats obtenus par simulation et par test. Commande d'une poursuite du point de puissance maximum (MPPT) par les réseaux de neurones et implémentation sur FPGA et DSP [texte imprimé] / Boudjema, Mohammed, Auteur ; Belhaouas, Nasreddine, Auteur ; Ait Cheikh, Mohamed Salah, Directeur de thèse . - [S.l.] : [s.n.], 2007 . - 86 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2007 Bibliogr. [2] f. - Annexe [14] f Langues : Français (fre) Mots-clés : MPPT Circuit  FPGA Langage  VHDL  DSP Code  composer  studio Photovoltaïque Réseaux  de  neurones Index. décimale : PN00107 Résumé : Ce travail s'intéresse à l’étude de la méthode de poursuite du point de puissance maximale par les réseaux de neurones (MPPT-neuronale) des générateurs photovoltaïques, qui a permis de déterminer les différents paramètres influençant le point de puissance maximale. Des simulations effectuées sous MATLAB et "SIMULINK" confirment la bonne performance du contrôleur MPPT, qui sera implémenté sur le circuit FPGA en utilisant la carte de développement « Memec Design » et DSP TMS 320C6211 de la famille C6000. Ce mémoire a été divisé en cinq chapitres comme suit: Le premier chapitre est une introduction à l'énergie photovoltaïque; on y explique brièvement les différents composants d'un système photovoltaïque avec batterie: le champ de modules photovoltaïques, le convertisseur continu-continu et les batteries . Le second chapitre, après avoir introduit la théorie des réseaux de nuerons, explique le principe de la méthode MPPT neuronale. Dans le troisième chapitre, on aborde les circuits FPGA et on s'intéresse à leur architecture et leurs caractéristiques. On fait une description de la carte de développement Virtex-II qu'on a utilisé et on introduit le langage de description VHDL. On explique aussi les différentes étapes nécessaires pour développer un projet sur circuit FPGA. Dans le quatrième chapitre, on aborde les processeurs DSP TMS320C6x et on s'intéresse à leurs architectures et leurs caractéristiques. On fait une description du kit d'évaluation DSK qu'on a utilisé. On explique aussi les différentes étapes nécessaires pour développer un projet sur ne DSP. Le dernier chapitre est consacré à l'explication des simulations de SIMULINK, et laux étapes de développement des programmes du circuit FPGA et de DSP, ainsi qui à la visualisation et l'interprétation des résultats obtenus par simulation et par test.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN00107	PN00107	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

BELHAOUAS.Nasreddine_BOUDJEMA.Mohammed.pdf URL

Conception d'un agent SNMP sous forme d'IP CORE pour la supervision des SoC / Boudjema, Mohammed 

Public ISBD Titre : Conception d'un agent SNMP sous forme d'IP CORE pour la supervision des SoC Type de document : texte imprimé Auteurs : Boudjema, Mohammed, Auteur ; Sadoun, Rabah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2010 Importance : 100 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM Note générale : Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 2010 Bibliogr. f. 76 - 77. Annexes f. 79 - 100 Langues : Français (fre) Mots-clés : SoC IP  CORE SNMP SDL Co-design MicroBlaze LwIP Index. décimale : M005910 Résumé : La complexité des SoCs induit impérativement la nécessite de leurs supervisions. C’est derrière cette idée que s’est inscrit notre développement, à savoir quels sont les outils et méthodes à mettre en œuvre pour atteindre cet objectif. Nous nous sommes inspirés des réseaux informatiques pour transposer les outils utilisés dans ce but. Un IP core, architecturé autour d’un soft processeur, a été développé dans ce sens réalisant l’implémentation d’un agent SNMP pour un SoC. Ce développement s’est basé au préalable sur une modélisation SDL. Notre développement sera décrit par trois chapitres: Le premier traitera du protocole SNMP. On y retrouvera les éléments clefs pour la supervision des réseaux et par extension, des SoCs. Le deuxième chapitre abordera la modélisation haut niveau du protocole ainsi choisi. Le troisième chapitre abordera l’implémentation de notre IP CORE tenant compte de la modélisation précédemment introduite. On y trouvera les détails de l’implémentation et les résultats de sa mise en œuvre. Conception d'un agent SNMP sous forme d'IP CORE pour la supervision des SoC [texte imprimé] / Boudjema, Mohammed, Auteur ; Sadoun, Rabah, Directeur de thèse . - [S.l.] : [s.n.], 2010 . - 100 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 2010 Bibliogr. f. 76 - 77. Annexes f. 79 - 100 Langues : Français (fre) Mots-clés : SoC IP  CORE SNMP SDL Co-design MicroBlaze LwIP Index. décimale : M005910 Résumé : La complexité des SoCs induit impérativement la nécessite de leurs supervisions. C’est derrière cette idée que s’est inscrit notre développement, à savoir quels sont les outils et méthodes à mettre en œuvre pour atteindre cet objectif. Nous nous sommes inspirés des réseaux informatiques pour transposer les outils utilisés dans ce but. Un IP core, architecturé autour d’un soft processeur, a été développé dans ce sens réalisant l’implémentation d’un agent SNMP pour un SoC. Ce développement s’est basé au préalable sur une modélisation SDL. Notre développement sera décrit par trois chapitres: Le premier traitera du protocole SNMP. On y retrouvera les éléments clefs pour la supervision des réseaux et par extension, des SoCs. Le deuxième chapitre abordera la modélisation haut niveau du protocole ainsi choisi. Le troisième chapitre abordera l’implémentation de notre IP CORE tenant compte de la modélisation précédemment introduite. On y trouvera les détails de l’implémentation et les résultats de sa mise en œuvre.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M005910A	M005910	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible
M005910B	M005910	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible

Documents numériques

BOUDJEMA.Mohammed.pdf URL