Titre :	Etude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomon
Type de document :	texte imprimé
Auteurs :	Karim Kaced, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse
Editeur :	[S.l.] : [s.n.]
Année de publication :	2013
Importance :	28 f.
Présentation :	ill.
Format :	30 cm.
Accompagnement :	1 CD-ROM.
Note générale :	Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013 Bibliogr. f. 29
Langues :	Français (fre)
Mots-clés :	Codes de Reed-Solomon  Algorithme Berlekamp-Massey Codage canal FPGA Code correcteurs d’erreurs
Index. décimale :	Ms05513
Résumé :	Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d'erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, on propose une architecture de bloc de Berlekamp Massey pour la résolution de l’équation clé de ces codes. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc pour les codes RS(15,9) et RS(255,239) est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.

Etude et implémentation sur circuit reconfigurable de l'algorithme de Berlekamp-Massey pour le décodage de Reed-Solomon [texte imprimé] / Karim Kaced, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse . - [S.l.] : [s.n.], 2013 . - 28 f. : ill. ; 30 cm. + 1 CD-ROM.
Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013
Bibliogr. f. 29
Langues : Français (fre)

Mots-clés :	Codes de Reed-Solomon  Algorithme Berlekamp-Massey Codage canal FPGA Code correcteurs d’erreurs
Index. décimale :	Ms05513
Résumé :	Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d'erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, on propose une architecture de bloc de Berlekamp Massey pour la résolution de l’équation clé de ces codes. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc pour les codes RS(15,9) et RS(255,239) est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.