Les Inscriptions à la Bibliothèque sont ouvertes en
ligne via le site: https://biblio.enp.edu.dz
Les Réinscriptions se font à :
• La Bibliothèque Annexe pour les étudiants en
2ème Année CPST
• La Bibliothèque Centrale pour les étudiants en Spécialités
A partir de cette page vous pouvez :
| Retourner au premier écran avec les recherches... |
Détail de l'auteur
Auteur Hanzakowski, Antoine
Documents disponibles écrits par cet auteur
Affiner la rechercheSystème complet sur une puce et réutilisation de blocs / Hanzakowski, Antoine in Techniques de l'ingénieur E, Vol. E2 (Trimestriel)
in Techniques de l'ingénieur E > Vol. E2 (Trimestriel) . - 5 p.
Titre : Système complet sur une puce et réutilisation de blocs Type de document : texte imprimé Auteurs : Hanzakowski, Antoine, Auteur Année de publication : 2007 Article en page(s) : 5 p. Note générale : Bibliogr. Langues : Français (fre) Mots-clés : Puce Réutilisation Création Résumé : La dénomination System On Chip (SOC) recouvre une nouvelle génération dans l'intégration des circuits électroniques :
* la première génération consistait en l'intégration sur une même puce d'une fonction spécifique jusqu'alors typiquement réalisée par l'interconnexion d'un certain nombre de composants électroniques élémentaires sur une carte de circuit imprimé ;
* le SOC est l'intégration sur une même puce d'un système plus complet. Celui-ci nécessitait jusqu'alors l'interconnexion sur une carte de plusieurs circuits intégrés de première géération.
Chaque bloc constitutif d'un SOC, appelé macrobloc, cœur, bloc de propriété intellectuelle ou, en anglais, System Level Macro (SLM), core, ou Semiconductor Intellectual Property (SIP, ou en raccourci IP), réalise donc une fonction spécifique, dont la complexité peut varier de la simple interface de communication au cœur de microprocesseur. Cette terminologie nouvelle recouvre – et prolonge – en fait naturellement la catégorie des « cellules systèmes », présentée dans l'article « Bibliothèques de cellules pour circuits intégrés » de ce traité [E3510].
L'évolution vers l'intégration sur une puce de systèmes de plus en plus complexes représente déjà un défi en soi. Une difficulté supplémentaire vient encore compliquer la tâche ; la diminution du délai disponible pour répondre efficacement et à temps, à la demande du marché pour les produits correspondants (Time To Volume). Autrement dit, comment concevoir et produire des systèmes de plus en plus complexes dans des délais de plus en plus courts ?
Voici quelques voies identifiées à cet effet :
* System Level Entry : l'élévation du niveau d'abstraction dans la phase de conception permet de gérer l'augmentation de la complexité ; la modélisation au niveau transactionnel (TLM), la synthèse au niveau comportemental et la vérification formelle en sont les meilleurs exemples ;
* Hardware/Software Co-design, Co-verification : la parallélisation des développements, non seulement des différentes parties du hardware considéré, mais aussi du software embarqué qui lui est de plus en plus souvent associé (Software IP, par comparaison avec les Hardware ou Silicon IP considérées ici), permet de réduire le délai global de conception ;
* Fast Prototyping : l'accès intensif au prototypage rapide – généralement à base de circuits logiques programmables de type FPGA (Field Programmable Gate Array) – augmente les chances d'avoir un produit « bon du premier coup », donc disponible à temps sur le marché ;
* IP Reuse : la réutilisation de « morceaux » existants et validés, précisément les IP, va également aider sur les trois plans : complexité, délai, qualité ; c'est le concept qui est présenté dans cet article ;
* Platform Based-Design : définition et utilisation d'architectures types par familles de produits, facilement réutilisables et ajustables d'une variante de produit à l'autre, et se prêtant à l'ensemble des approches citées précédemment.
REFERENCE : E 2468v2 DEWEY : 621.381 Date : Aout 2011 En ligne : http://www.techniques-ingenieur.fr/base-documentaire/electronique-photonique-th1 [...] [article] Système complet sur une puce et réutilisation de blocs [texte imprimé] / Hanzakowski, Antoine, Auteur . - 2007 . - 5 p.
Bibliogr.
Langues : Français (fre)
in Techniques de l'ingénieur E > Vol. E2 (Trimestriel) . - 5 p.
Mots-clés : Puce Réutilisation Création Résumé : La dénomination System On Chip (SOC) recouvre une nouvelle génération dans l'intégration des circuits électroniques :
* la première génération consistait en l'intégration sur une même puce d'une fonction spécifique jusqu'alors typiquement réalisée par l'interconnexion d'un certain nombre de composants électroniques élémentaires sur une carte de circuit imprimé ;
* le SOC est l'intégration sur une même puce d'un système plus complet. Celui-ci nécessitait jusqu'alors l'interconnexion sur une carte de plusieurs circuits intégrés de première géération.
Chaque bloc constitutif d'un SOC, appelé macrobloc, cœur, bloc de propriété intellectuelle ou, en anglais, System Level Macro (SLM), core, ou Semiconductor Intellectual Property (SIP, ou en raccourci IP), réalise donc une fonction spécifique, dont la complexité peut varier de la simple interface de communication au cœur de microprocesseur. Cette terminologie nouvelle recouvre – et prolonge – en fait naturellement la catégorie des « cellules systèmes », présentée dans l'article « Bibliothèques de cellules pour circuits intégrés » de ce traité [E3510].
L'évolution vers l'intégration sur une puce de systèmes de plus en plus complexes représente déjà un défi en soi. Une difficulté supplémentaire vient encore compliquer la tâche ; la diminution du délai disponible pour répondre efficacement et à temps, à la demande du marché pour les produits correspondants (Time To Volume). Autrement dit, comment concevoir et produire des systèmes de plus en plus complexes dans des délais de plus en plus courts ?
Voici quelques voies identifiées à cet effet :
* System Level Entry : l'élévation du niveau d'abstraction dans la phase de conception permet de gérer l'augmentation de la complexité ; la modélisation au niveau transactionnel (TLM), la synthèse au niveau comportemental et la vérification formelle en sont les meilleurs exemples ;
* Hardware/Software Co-design, Co-verification : la parallélisation des développements, non seulement des différentes parties du hardware considéré, mais aussi du software embarqué qui lui est de plus en plus souvent associé (Software IP, par comparaison avec les Hardware ou Silicon IP considérées ici), permet de réduire le délai global de conception ;
* Fast Prototyping : l'accès intensif au prototypage rapide – généralement à base de circuits logiques programmables de type FPGA (Field Programmable Gate Array) – augmente les chances d'avoir un produit « bon du premier coup », donc disponible à temps sur le marché ;
* IP Reuse : la réutilisation de « morceaux » existants et validés, précisément les IP, va également aider sur les trois plans : complexité, délai, qualité ; c'est le concept qui est présenté dans cet article ;
* Platform Based-Design : définition et utilisation d'architectures types par familles de produits, facilement réutilisables et ajustables d'une variante de produit à l'autre, et se prêtant à l'ensemble des approches citées précédemment.
REFERENCE : E 2468v2 DEWEY : 621.381 Date : Aout 2011 En ligne : http://www.techniques-ingenieur.fr/base-documentaire/electronique-photonique-th1 [...]
