Documents disponibles écrits par cet auteur

Implémentation orientée hardware des réseaux de neurones artificiels / Laidi, Kamel  

Public ISBD Titre : Implémentation orientée hardware des réseaux de neurones artificiels : application à la navigation d'un robot mobile autonome Type de document : texte imprimé Auteurs : Laidi, Kamel, Auteur ; Farah, A., Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1998 Importance : 95 f. Présentation : ill. Format : 30 cm Note générale : Mémoire de Magister: Electronique: Alger, Ecole Nationale Polytechnique: 1998 Bibliogr. [2] f Langues : Français (fre) Mots-clés : Réseaux  de  neurones  artificiels Implémentation  digitale Architecture  systiolique Robot  mobile  autonome Techniques  orientées  objet Index. décimale : M002598 Résumé : Dans ce travail nous présentons une approche digitale sous forme de réseaux systoliques pour l'implémentation des réseaux de neurones artificiels. Une architecture en anneau systolique est développée pour l'implémentation matérielle des RNAs. Elle fournit une structure de calcul intensif et en pipeline, pour implémenter l'algorithme de la rétro-propagation du gradient dans le but de contrôler un robot mobile autonome. Les deux phases, de relaxation et d'apprentissage, sont intégrées dans la conception qui utilise les avantages des techniques orientées objet dans la conception matérielle. Le code est écrit en C++. En ligne : www.intranet.enp.edu Implémentation orientée hardware des réseaux de neurones artificiels : application à la navigation d'un robot mobile autonome [texte imprimé] / Laidi, Kamel, Auteur ; Farah, A., Directeur de thèse . - [S.l.] : [s.n.], 1998 . - 95 f. : ill. ; 30 cm. Mémoire de Magister: Electronique: Alger, Ecole Nationale Polytechnique: 1998 Bibliogr. [2] f Langues : Français (fre) Mots-clés : Réseaux  de  neurones  artificiels Implémentation  digitale Architecture  systiolique Robot  mobile  autonome Techniques  orientées  objet Index. décimale : M002598 Résumé : Dans ce travail nous présentons une approche digitale sous forme de réseaux systoliques pour l'implémentation des réseaux de neurones artificiels. Une architecture en anneau systolique est développée pour l'implémentation matérielle des RNAs. Elle fournit une structure de calcul intensif et en pipeline, pour implémenter l'algorithme de la rétro-propagation du gradient dans le but de contrôler un robot mobile autonome. Les deux phases, de relaxation et d'apprentissage, sont intégrées dans la conception qui utilise les avantages des techniques orientées objet dans la conception matérielle. Le code est écrit en C++. En ligne : www.intranet.enp.edu

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M002598	M002598	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible

Documents numériques

LAIDI.Kamel.pdf URL

Simulation en VHDL et génération de test / Laidi, Kamel 

Public ISBD Titre : Simulation en VHDL et génération de test : application à un multiplieur Type de document : texte imprimé Auteurs : Laidi, Kamel, Auteur ; Boubakir, Chaâbane, Auteur ; Farah, A., Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1995 Importance : 67 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1995 Annexe [4] f. - Bibliogr. [2] f Langues : Français (fre) Mots-clés : Simulation  en  VHDL Circuits  logiques Description  du  matériel Multiplieur  de  nombres  entiers Testabilité  des  circuits  intégrés Approche  hiérarchique Multiplieur  simulé Index. décimale : PN01295 Résumé : Ce travail contient deux parties principales: * La première traite la manière de simulation en VHDL des circuits logiques par le langage de description de matériel VLSI nommé VHDL, ainsi qu'une application de ce langage pour élaborer un programme d'un multiplieur des nombres entiers * La deuxième partie traite le test et la testabilité des circuits intégrés, les différentes approches de vérification de leurs fonctionnalités, puis une application d'une approche hiérarchique de génération de test pour le multiplieur simulé. Simulation en VHDL et génération de test : application à un multiplieur [texte imprimé] / Laidi, Kamel, Auteur ; Boubakir, Chaâbane, Auteur ; Farah, A., Directeur de thèse . - [S.l.] : [s.n.], 1995 . - 67 f. : ill. ; 30 cm. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1995 Annexe [4] f. - Bibliogr. [2] f Langues : Français (fre) Mots-clés : Simulation  en  VHDL Circuits  logiques Description  du  matériel Multiplieur  de  nombres  entiers Testabilité  des  circuits  intégrés Approche  hiérarchique Multiplieur  simulé Index. décimale : PN01295 Résumé : Ce travail contient deux parties principales: * La première traite la manière de simulation en VHDL des circuits logiques par le langage de description de matériel VLSI nommé VHDL, ainsi qu'une application de ce langage pour élaborer un programme d'un multiplieur des nombres entiers * La deuxième partie traite le test et la testabilité des circuits intégrés, les différentes approches de vérification de leurs fonctionnalités, puis une application d'une approche hiérarchique de génération de test pour le multiplieur simulé.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01295	PN01295	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

LAIDI.Kamel_BOUBAKIR.Chaabane.pdf URL