| Titre : | Test des circuits intégrés numériques : conception orientée testabilité : réf. internet E 2461 |
| in : | |
| Auteurs : | Régis Leveugle, Auteur |
| Type de document : | texte imprimé |
| Editeur : | Paris : Techniques de l'ingénieur, 2002 |
| Format : | p. 411 - 427 |
| Note générale : | Bibliogr. p. 427 |
| Langues : | Français |
| Tags : | Circuits intégrés numériques |
| Note de contenu : |
Sommaire :
1. Techniques de conception pour augmenter la testabilité d’un circuit 2. Norme IEEE 1149.1 « boundary scan » 3. Vers le test des SOC 4. Techniques de conception pour augmenter la testabilité en ligne 5. Outils CAO 6. Exemples d’utilisation des techniques de DFT 7. Conclusion |
Exemplaires
| Cote | Support | Localisation | Section | Disponibilité |
|---|---|---|---|---|
| aucun exemplaire |
