| Titre : |
Digital phase detectors in VLSI |
| Type de document : |
texte imprimé |
| Auteurs : |
Samir Tagzout, Auteur ; Mohamed Arezki Adel Belouchrani, Directeur de thèse |
| Editeur : |
[S.l.] : [s.n.] |
| Année de publication : |
2012 |
| Importance : |
83 f. |
| Présentation : |
ill. |
| Format : |
30 cm. |
| Accompagnement : |
1 CD-ROM. |
| Note générale : |
Thèse de Doctorat : Électronique : Alger, École Nationale Polytechnique: 2012
Bibliogr. f. 84 - 86 |
| Langues : |
Anglais (eng) |
| Mots-clés : |
Phase Detector -- VLSI Arithmetic Accuracy adjustment Arctangent Detecteur Arithmetique Ajustement précision |
| Index. décimale : |
D001012 |
| Résumé : |
Implementing components (Intellectual properties) compliant with industrial standards and implementing successful and theoretically validated algorithms is of utmost importance.
It requires, though, working on several levels of abstraction.
To that end, we propose in this Thesis two Phase Detectors; one con?gurable to be compliant with the Telcordia Technologies "Clocks for the Synchronized Network: Common Generic Criteria" and the other implementing the "Blind Carrier Phase Tracking with Guaranteed Global Convergence" algorithm which is published and several times referenced.
We present the way we have dedicated and simpli?ed the algorithm and the normalized rules for VLSI implementations.
We highlight the related design issues and solutions.
Among other contributions, we show how it is possible to e ciently time multiplex large multipliers, we present a novel Arctangent function implementation as well as a novel technique for a dynamic Accuracy adjustment of two's complement numbers.
Simulation results, FPGA implementations as well as two International publications have backed our work proposal.
L'impl?ementation de composants (Propri?ét?és Intellectuelles) conformes ?a des standards industriels et l'implémentation hardware d'algorithmes ?théoriquement valid?es pr?ésentent une multitude d'intérêts.
Mais, elles n?ecessitent la compr?ehension et l'investissement de plusieurs niveaux d'abstractions.
Dans cette optique, nous proposons deux ?détecteurs de Phase génériques.
L'un est con?gurable pour être conforme aux sp?écifi?cations du standard "Clocks for the Synchronized Network: Common Generic Criteria" de Telcordia Technologies et l'autre implémente l'algorithme "Blind Carrier Phase Tracking with Guaranteed Global Convergence" publi?e et plusieurs fois référencé.
Dans ces deux travaux nous mettons en valeurs des problèmes de conception et nous proposons des solutions qui les résolvent.
Entre autres contributions, nous proposons la simplification de l'algorithme et des r?egles trait?es pour les adapter ?à des architectures VLSI.
Nous montrons comment utiliser le moins possible de composants ?a grandes dimensions, comment ?éviter d'utiliser des diviseurs conventionnels et comment il est possible de multiplexer e?cacement le temps d'exécution de multiplieurs.
Nous proposons une nouvelle méthode d'implémentation de la fonction Arctangent et une nouvelle technique d'ajustement dynamique de la précision des nombres cod?ees en complément ?a deux.
Des simulations ainsi que des implémentations sur des FPGAs de Xilinx nous ont permis de valider nos propositions.
Une partie de notre travail de Th?ese est publi?ee dans deux articles, l'un dans un journal et l'autre dans un Proceeding ?a Jury international. |
Digital phase detectors in VLSI [texte imprimé] / Samir Tagzout, Auteur ; Mohamed Arezki Adel Belouchrani, Directeur de thèse . - [S.l.] : [s.n.], 2012 . - 83 f. : ill. ; 30 cm. + 1 CD-ROM. Thèse de Doctorat : Électronique : Alger, École Nationale Polytechnique: 2012
Bibliogr. f. 84 - 86 Langues : Anglais ( eng)
| Mots-clés : |
Phase Detector -- VLSI Arithmetic Accuracy adjustment Arctangent Detecteur Arithmetique Ajustement précision |
| Index. décimale : |
D001012 |
| Résumé : |
Implementing components (Intellectual properties) compliant with industrial standards and implementing successful and theoretically validated algorithms is of utmost importance.
It requires, though, working on several levels of abstraction.
To that end, we propose in this Thesis two Phase Detectors; one con?gurable to be compliant with the Telcordia Technologies "Clocks for the Synchronized Network: Common Generic Criteria" and the other implementing the "Blind Carrier Phase Tracking with Guaranteed Global Convergence" algorithm which is published and several times referenced.
We present the way we have dedicated and simpli?ed the algorithm and the normalized rules for VLSI implementations.
We highlight the related design issues and solutions.
Among other contributions, we show how it is possible to e ciently time multiplex large multipliers, we present a novel Arctangent function implementation as well as a novel technique for a dynamic Accuracy adjustment of two's complement numbers.
Simulation results, FPGA implementations as well as two International publications have backed our work proposal.
L'impl?ementation de composants (Propri?ét?és Intellectuelles) conformes ?a des standards industriels et l'implémentation hardware d'algorithmes ?théoriquement valid?es pr?ésentent une multitude d'intérêts.
Mais, elles n?ecessitent la compr?ehension et l'investissement de plusieurs niveaux d'abstractions.
Dans cette optique, nous proposons deux ?détecteurs de Phase génériques.
L'un est con?gurable pour être conforme aux sp?écifi?cations du standard "Clocks for the Synchronized Network: Common Generic Criteria" de Telcordia Technologies et l'autre implémente l'algorithme "Blind Carrier Phase Tracking with Guaranteed Global Convergence" publi?e et plusieurs fois référencé.
Dans ces deux travaux nous mettons en valeurs des problèmes de conception et nous proposons des solutions qui les résolvent.
Entre autres contributions, nous proposons la simplification de l'algorithme et des r?egles trait?es pour les adapter ?à des architectures VLSI.
Nous montrons comment utiliser le moins possible de composants ?a grandes dimensions, comment ?éviter d'utiliser des diviseurs conventionnels et comment il est possible de multiplexer e?cacement le temps d'exécution de multiplieurs.
Nous proposons une nouvelle méthode d'implémentation de la fonction Arctangent et une nouvelle technique d'ajustement dynamique de la précision des nombres cod?ees en complément ?a deux.
Des simulations ainsi que des implémentations sur des FPGAs de Xilinx nous ont permis de valider nos propositions.
Une partie de notre travail de Th?ese est publi?ee dans deux articles, l'un dans un journal et l'autre dans un Proceeding ?a Jury international. |
|
Ajouter le résultat dans votre panier
Visionner les documents numériques
Faire une suggestion Affiner la recherche
