| Titre : | Réalisation d'un analyseur logique |
| Auteurs : | Berkani, M., Auteur ; Tiaïbia, K., Auteur ; Tedjini, H., Directeur de thèse |
| Type de document : | texte imprimé |
| Editeur : | [S.l.] : [s.n.], 1978 |
| Format : | 61 f. / ill. / 30 cm. |
| Accompagnement : | 1 Planche |
| Note générale : |
Mémoire de Projet de Fin d’Études : Électronique : Alger, Université des Sciences et de la Technologie Houari Boumedienne. École Nationale Polytechnique : 1978
Bibliogr. f. 62 |
| Langues : | Français |
| Index. décimale : | PN00578 |
| Tags : | Analyseur logique Synchronisation Mémorisation Visualisation |
| Résumé : | Ce projet fait l'étude d'un analyseur, on se limite au niveau d'entrée TTL à une certaine rapidité de sortie des mots, à un certain nombre de bits (ou voies d'entrées) et enfin à un certain nombre de mots à recueillir. |
Exemplaires (1)
| Cote | Support | Localisation | Section | Disponibilité | Spécialité | Etat_Exemplaire |
|---|---|---|---|---|---|---|
| PN00578 | Papier + ressource électronique | Bibliothèque centrale | Projet Fin d'Etudes | Disponible | Electronique | Consultation sur place/Téléchargeable |
Documents numériques (1)
|
BERKANI.M_TIABIA.K.pdf URL
|
