Les Inscriptions à la Bibliothèque sont ouvertes en
ligne via le site: https://biblio.enp.edu.dz
Les Réinscriptions se font à :
• La Bibliothèque Annexe pour les étudiants en
2ème Année CPST
• La Bibliothèque Centrale pour les étudiants en Spécialités
A partir de cette page vous pouvez :
| Retourner au premier écran avec les recherches... |
Détail de l'auteur
Auteur Wahiba Hentabli
Documents disponibles écrits par cet auteur
Affiner la rechercheEtude et mise en oeuvre d'un IP-Core RSA / Wahiba Hentabli
Titre : Etude et mise en oeuvre d'un IP-Core RSA Type de document : texte imprimé Auteurs : Wahiba Hentabli, Auteur ; Sadoun, Rabah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2012 Importance : 155 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 2012
Bibliogr. [2] fLangues : Français (fre) Mots-clés : Cryptographie ; RSA ; Montgomery ; GMP ; EDK/Microblaze ; SoC ; FPGA ; IP-Core ; FSL Index. décimale : M005112 Résumé : Notre mémoire a pour objet l'étude d'un IP Core RSA_512 bits (Circuit Open-core), son extension et son adaptation à une solution SoC.
Cet IP-core a été étudié, testé, et implémenté sous l'environnement ISE/EDK.
Son étude a montré que sa conception est basée sur la méthode d'exponentiation binaire MSB.
Elle est basée d'une part, sur une structure parallèle permettant l’exécution de deux multiplications modulaires en même temps ce qui permet de réduire les temps de Cryptage/Décryptage des données.
D'autre part, elle repose sur l'intégration de l'algorithme de Montgomery qui permet d'accélérer l'exponentiation modulaire.
Les résultats d'implémentation hardware de l'IP-Core sous ISE Xilinx ont été comparés, à ceux obtenus de l'implémentation software de l'algorithme RSA sous Linux C++ en s'appuyant sur la bibliothèque GMP qui supporte les grands nombres, afin d'évaluer les performances de chaque approche.
Ils ont été comparés par la suite à ceux obtenus par une implémentation SOC sous EDK.
L'IP-Core a été interconnecté via un bus de transmission rapide FSL.Etude et mise en oeuvre d'un IP-Core RSA [texte imprimé] / Wahiba Hentabli, Auteur ; Sadoun, Rabah, Directeur de thèse . - [S.l.] : [s.n.], 2012 . - 155 f. : ill. ; 30 cm. + 1 CD-ROM.
Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 2012
Bibliogr. [2] f
Langues : Français (fre)
Mots-clés : Cryptographie ; RSA ; Montgomery ; GMP ; EDK/Microblaze ; SoC ; FPGA ; IP-Core ; FSL Index. décimale : M005112 Résumé : Notre mémoire a pour objet l'étude d'un IP Core RSA_512 bits (Circuit Open-core), son extension et son adaptation à une solution SoC.
Cet IP-core a été étudié, testé, et implémenté sous l'environnement ISE/EDK.
Son étude a montré que sa conception est basée sur la méthode d'exponentiation binaire MSB.
Elle est basée d'une part, sur une structure parallèle permettant l’exécution de deux multiplications modulaires en même temps ce qui permet de réduire les temps de Cryptage/Décryptage des données.
D'autre part, elle repose sur l'intégration de l'algorithme de Montgomery qui permet d'accélérer l'exponentiation modulaire.
Les résultats d'implémentation hardware de l'IP-Core sous ISE Xilinx ont été comparés, à ceux obtenus de l'implémentation software de l'algorithme RSA sous Linux C++ en s'appuyant sur la bibliothèque GMP qui supporte les grands nombres, afin d'évaluer les performances de chaque approche.
Ils ont été comparés par la suite à ceux obtenus par une implémentation SOC sous EDK.
L'IP-Core a été interconnecté via un bus de transmission rapide FSL.Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire M005112A M005112 Papier Bibliothèque centrale Mémoire de Magister Disponible M005112B M005112 Papier Bibliothèque centrale Mémoire de Magister Disponible Documents numériques
HENTABLI.Wahiba.pdfURL
