| Titre : | Hardware architecture and IP-core development for real-time subspace-based audio cryptography in an FPGA-SoC |
| Auteurs : | Rached Saadane, Auteur ; Mohamed Rayan Aguenarous, Auteur ; Adel Belouchrani, Directeur de thèse ; Atef Mermoul, Directeur de thèse ; Djawad Ramdani, Directeur de thèse |
| Type de document : | document électronique |
| Editeur : | [S.l.] : [s.n.], 2026 |
| Format : | 1 fichier PDF (5.6 Mo) |
| Note générale : |
Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d'Études : Electronique : Alger, École Nationale Polytechnique : 2026 Bibliogr. p. 103-107. - Annexes |
| Langues : | Anglais |
| Index. décimale : | PN01226 |
| Tags : | Subspace-Based Encryption (SBE) Zybo Z7-20 FPGA ChaCha20 True Random Number Generator (TRNG) NIST I2S protocol Fixed-point arithmetic Full-duplex communications |
| Résumé : |
This work explores real-time audio encryption using Subspace-Based Encryption (SBE), which embeds the plaintext into a signal subspace and confines a non-linearly coupled masking noise to its orthogonal subspace, thereby enabling perfect recovery via a single linear projection. A full-duplex system is implemented on two Zybo Z7-20 FPGA boards, with a hybrid ChaCha20/RO-TRNG key generation validated against NIST SP 800-22 suite, and a fixed-point arithmetic pipeline using a multiplier-free CORDIC cascade and an algebraic zero-leakage projection. The system meets timing closure at 125 MHz and produces ciphertext indistinguishable from white noise, with SNR between 87 and 109 dB and near-zero plaintext correlation. |
Exemplaires (1)
| Code-barres | Cote | Support | Localisation | Section | Disponibilité | Spécialité | Etat_Exemplaire | ||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| EP01085 | PN01226 | Ressources électroniques | Bibliothèque centrale | Projet Fin d'Etudes | Disponible | Electronique | Téléchargeable |
