Etude et implémentation sur circuit reconfigurable de l'algorithme d'Euclid pour le décodage de Reed-Solomon / Redouane Khemis (2013) 

Public ISBD Titre : Etude et implémentation sur circuit reconfigurable de l'algorithme d'Euclid pour le décodage de Reed-Solomon Type de document : texte imprimé Auteurs : Redouane Khemis, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2013 Importance : 27 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013 Bibliogr. f. 28 Langues : Français (fre) Mots-clés : Euclid  Codes de Reed-Solomon FPGA Code correcteurs d’erreurs Index. décimale : Ms05613 Résumé : Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d’erreurs. Je m’intéresse tout particulièrement au bloc d’Euclid utilisé dans le décodage de Reed-Solomon. Après une étude théorique de ces codes, je propose une architectures pour le décodeurs de Reed-Solomon (15, 9) et (255, 239) basée sur la théorie d’Euclid. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA. Etude et implémentation sur circuit reconfigurable de l'algorithme d'Euclid pour le décodage de Reed-Solomon [texte imprimé] / Redouane Khemis, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse . - [S.l.] : [s.n.], 2013 . - 27 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2013 Bibliogr. f. 28 Langues : Français (fre) Mots-clés : Euclid  Codes de Reed-Solomon FPGA Code correcteurs d’erreurs Index. décimale : Ms05613 Résumé : Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d’erreurs. Je m’intéresse tout particulièrement au bloc d’Euclid utilisé dans le décodage de Reed-Solomon. Après une étude théorique de ces codes, je propose une architectures pour le décodeurs de Reed-Solomon (15, 9) et (255, 239) basée sur la théorie d’Euclid. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation de ce bloc est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.

Réservation

Réserver ce document

Exemplaires (2)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
Ms05613A	Ms05613	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Master	Disponible	Electronique	Consultation sur place/Téléchargeable
Ms05613B	Ms05613	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Master	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

KHEMIS.Redouane.pdf URL

Implémentation sur circuit reconfigurable d'un décodeur de Reed-Solomon pour les communications sans fils / Redouane Khemis (2013) 

Public ISBD Titre : Implémentation sur circuit reconfigurable d'un décodeur de Reed-Solomon pour les communications sans fils Type de document : texte imprimé Auteurs : Redouane Khemis, Auteur ; Karim Kaced, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2013 Importance : 89 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, Ecole Nationale Polytechnique : 2013 Bibliogr. f. 90 - 91 Langues : Français (fre) Mots-clés : Circuit reconfigurable -- Implémentation Reed-Solomon Codes Codage canal FPGA Correcteurs d’erreurs Code Index. décimale : PN01213 Résumé : Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d’erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, nous proposons deux architectures pour les codeurs et décodeurs de Reed-Solomon (15, 9) et (255, 239), l’une bas´e sur la théorie d’Euclid et l’autre sur les registres à décalage de Berlekamp-Massey. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation aussi bien du codeur et des décodeurs est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA. Implémentation sur circuit reconfigurable d'un décodeur de Reed-Solomon pour les communications sans fils [texte imprimé] / Redouane Khemis, Auteur ; Karim Kaced, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse . - [S.l.] : [s.n.], 2013 . - 89 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Projet de Fin d’Études : Électronique : Alger, Ecole Nationale Polytechnique : 2013 Bibliogr. f. 90 - 91 Langues : Français (fre) Mots-clés : Circuit reconfigurable -- Implémentation Reed-Solomon Codes Codage canal FPGA Correcteurs d’erreurs Code Index. décimale : PN01213 Résumé : Ce travail s’inscrit dans le cadre de l’étude des codes correcteurs d’erreurs. Nous nous intéressons tout particulièrement aux codes de Reed-Solomon utilisés dans les communications sans fils. Après une étude théorique de ces codes, nous proposons deux architectures pour les codeurs et décodeurs de Reed-Solomon (15, 9) et (255, 239), l’une bas´e sur la théorie d’Euclid et l’autre sur les registres à décalage de Berlekamp-Massey. Les codes de description sont écrits en VHDL, la synthèse est l’implémentation aussi bien du codeur et des décodeurs est réalisé à l’aide de l’outil ISE de Xilinx sur carte FPGA.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01213	PN01213	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

KACED.Karim_KHEMIS.Redouane.pdf URL