Documents disponibles écrits par cet auteur

Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA / Dalila Salhi 

Public ISBD Titre : Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA Type de document : texte imprimé Auteurs : Dalila Salhi, Auteur ; Mehenni, Mohamed, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2009 Importance : 96 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Magister: Électronique : Alger, École Nationale Polytechnique: 2009. Bibliogr. f. 84 - 87. Annexes f. 88 - 96 Langues : Français (fre) Mots-clés : Implementation Classificateur  neuronal RPG Rythmes  cerebraux FPGA Index. décimale : M006709 Résumé : Le travail présenté dans ce mémoire, consiste à concevoir et implémenter un classificateur neuronal basé sur l’algorithme de la rétro propagation du gradient RPG, des rythmes cérébraux en utilisant l’enregistrement EEG. L’architecture globale de notre classificateur est implémentée sur le circuit VIRTEX-II XC2V3000 de XILINX, cette architecture a consommé 83% des ressources internes du circuit FPGA avec un fonctionnement piloté par une horloge de l’ordre de 35 MHz. Implementation d'un classificateur neuronal base sur l'algorithme RPG des rythmes cerebraux sur FPGA [texte imprimé] / Dalila Salhi, Auteur ; Mehenni, Mohamed, Directeur de thèse . - [S.l.] : [s.n.], 2009 . - 96 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Magister: Électronique : Alger, École Nationale Polytechnique: 2009. Bibliogr. f. 84 - 87. Annexes f. 88 - 96 Langues : Français (fre) Mots-clés : Implementation Classificateur  neuronal RPG Rythmes  cerebraux FPGA Index. décimale : M006709 Résumé : Le travail présenté dans ce mémoire, consiste à concevoir et implémenter un classificateur neuronal basé sur l’algorithme de la rétro propagation du gradient RPG, des rythmes cérébraux en utilisant l’enregistrement EEG. L’architecture globale de notre classificateur est implémentée sur le circuit VIRTEX-II XC2V3000 de XILINX, cette architecture a consommé 83% des ressources internes du circuit FPGA avec un fonctionnement piloté par une horloge de l’ordre de 35 MHz.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M006709	M006709	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible	Electronique	En bon état

Documents numériques

SALHI.Dalila.pdf URL