Design of Full-Parallel Non Binary LDPC Decoder / Cherif Bali (2017) 

Public ISBD Titre : Design of Full-Parallel Non Binary LDPC Decoder Type de document : texte imprimé Auteurs : Cherif Bali, Auteur ; M. Taghi, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2017 Importance : 25 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2017 Bibliogr. f. 25 Langues : Anglais (eng) Mots-clés : LDPC NB-LDPC Shannon limit Error correction Min-Max Decoder Full-parallel Architecture Design Implementation Index. décimale : Ms13117 Résumé : Low Density Parity-Check (LDPC) codes have been successfully included in numerous wire-less communication standards, since they achieve error correction performance very close to the Shannon limit. Non-Binary LDPC codes has better performance than the binary LDPC codes, In this thesis, we focused on the design and implementation of efficient architecture of the NB-LDPC decoder basic blocks using the Min-Max algorithm. In order to provide flexible decoder. Then proposing a full-parallel design for a hight thoughput communications,the design and implementation of the decoder components are detailed. Design of Full-Parallel Non Binary LDPC Decoder [texte imprimé] / Cherif Bali, Auteur ; M. Taghi, Directeur de thèse . - [S.l.] : [s.n.], 2017 . - 25 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2017 Bibliogr. f. 25 Langues : Anglais (eng) Mots-clés : LDPC NB-LDPC Shannon limit Error correction Min-Max Decoder Full-parallel Architecture Design Implementation Index. décimale : Ms13117 Résumé : Low Density Parity-Check (LDPC) codes have been successfully included in numerous wire-less communication standards, since they achieve error correction performance very close to the Shannon limit. Non-Binary LDPC codes has better performance than the binary LDPC codes, In this thesis, we focused on the design and implementation of efficient architecture of the NB-LDPC decoder basic blocks using the Min-Max algorithm. In order to provide flexible decoder. Then proposing a full-parallel design for a hight thoughput communications,the design and implementation of the decoder components are detailed.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
S000122	Ms13117	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Master	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

BALI.Cherif.pdf URL

Implementation of non binary LDPC decoder on FPGA for wireless communication systems / Cherif Bali (2017) 

Public ISBD Titre : Implementation of non binary LDPC decoder on FPGA for wireless communication systems Type de document : texte imprimé Auteurs : Cherif Bali, Auteur ; Kamel-eddine Harabi, Auteur ; M. Taghi, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2017 Importance : 75 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM Note générale : Mémoire de Projet de Fin d'Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2017 Bibliogr. f. 74 - 75 Langues : Anglais (eng) Mots-clés : LDPC NB-LDPC Shannon limit Error correction Min-Max Decoder Archi-tecture Design Implementation Index. décimale : PN00217 Résumé : Low Density Parity-Check (LDPC) codes have been successfully included in numerous wireless communication standards, since they achieve error correction performance very close to the Shannon limit. Non-Binary LDPC codes has better performance than the binary LDPC codes, In this thesis, we focused on the design and implementation of efficient ar-chitecture of the NB-LDPC decoder basic blocks using the Min-Max algorithm. In order to provide flexible decoder. The design and implementation of the decoder components are detailed. Various details like block schematics and simulation have been documented. Implementation of non binary LDPC decoder on FPGA for wireless communication systems [texte imprimé] / Cherif Bali, Auteur ; Kamel-eddine Harabi, Auteur ; M. Taghi, Directeur de thèse . - [S.l.] : [s.n.], 2017 . - 75 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Projet de Fin d'Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2017 Bibliogr. f. 74 - 75 Langues : Anglais (eng) Mots-clés : LDPC NB-LDPC Shannon limit Error correction Min-Max Decoder Archi-tecture Design Implementation Index. décimale : PN00217 Résumé : Low Density Parity-Check (LDPC) codes have been successfully included in numerous wireless communication standards, since they achieve error correction performance very close to the Shannon limit. Non-Binary LDPC codes has better performance than the binary LDPC codes, In this thesis, we focused on the design and implementation of efficient ar-chitecture of the NB-LDPC decoder basic blocks using the Min-Max algorithm. In order to provide flexible decoder. The design and implementation of the decoder components are detailed. Various details like block schematics and simulation have been documented.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
P000024	PN00217	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

BALI.Cherif_HARABI.Kamel-eddine.pdf URL