Etude et mise en oeuvre de la carte XS40 / Fatiha Lani (2004) 

Public ISBD Titre : Etude et mise en oeuvre de la carte XS40 : conception et implémentation d'un codeur/décodeur sur FPGA XC4005XL Type de document : texte imprimé Auteurs : Fatiha Lani, Auteur ; Dib, Hakim, Auteur ; Sadoun, Rabah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2004 Importance : 100 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2004 Annexe f. 101 - 110 . - Bibliogr. [1] f Langues : Français (fre) Mots-clés : FPGA Carte XS40 Méthodologie de conception Codage HAMMING Index. décimale : PN01004 Résumé : Ce travail consiste en l'étude et en la mise en œuvre d'une carte d'implémentation XS40 des circuits FPGA de la série XC4000. Cette carte permet la configuration de l'FPGA avec des données issues d'un outil de développement de circuits programmables directement d'un PC, avec une possibilité de configurer le circuit à partir d'une mémoire. La mise en œuvre a été concrétisée à travers l'implémentation sur le composant FPGA d'un codeur/décodeur suivant un algorithme de codage canal de Hamming, associé à un système d'échange de données maître/esclave. Le modèle du système ainsi obtenu peut être adapté à d'autres types de traitement. Etude et mise en oeuvre de la carte XS40 : conception et implémentation d'un codeur/décodeur sur FPGA XC4005XL [texte imprimé] / Fatiha Lani, Auteur ; Dib, Hakim, Auteur ; Sadoun, Rabah, Directeur de thèse . - [S.l.] : [s.n.], 2004 . - 100 f. : ill. ; 30 cm. Mémoire de Projet de Fin d'Etudes: Electronique: Alger, Ecole Nationale Polytechnique: 2004 Annexe f. 101 - 110 . - Bibliogr. [1] f Langues : Français (fre) Mots-clés : FPGA Carte XS40 Méthodologie de conception Codage HAMMING Index. décimale : PN01004 Résumé : Ce travail consiste en l'étude et en la mise en œuvre d'une carte d'implémentation XS40 des circuits FPGA de la série XC4000. Cette carte permet la configuration de l'FPGA avec des données issues d'un outil de développement de circuits programmables directement d'un PC, avec une possibilité de configurer le circuit à partir d'une mémoire. La mise en œuvre a été concrétisée à travers l'implémentation sur le composant FPGA d'un codeur/décodeur suivant un algorithme de codage canal de Hamming, associé à un système d'échange de données maître/esclave. Le modèle du système ainsi obtenu peut être adapté à d'autres types de traitement.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01004	PN01004	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

LANI.Fatiha_DIB.Hakim.pdf URL

Implémentation sur FPGA de réseaux de neurones artificiels / Zineb Mellouk (2023) 

Public ISBD Titre : Implémentation sur FPGA de réseaux de neurones artificiels : application à la classification d’arythmies cardiaques Type de document : document électronique Auteurs : Zineb Mellouk, Auteur ; Ouiem Fadel, Auteur ; Fatiha Lani, Directeur de thèse ; Mourad Adnane, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2023 Importance : 1 fichier PDF (6 Mo) Présentation : ill. Note générale : Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2023 Bibliogr. p. 102 - 105 . - Webographie p. 106 Langues : Français (fre) Mots-clés : Arythmies cardiaques CNN ECG FPGA PYNQ Z1 Index. décimale : PN01523 Résumé : Les avancées en microélectronique ont considérablement amélioré le diagnostic automatique des problèmes cardiaques. Les systèmes embarqués intelligents, tels que les FPGA, ont joué un rôle essentiel en permettant une intégration et une reconfiguration rapides pour le développement de prototypes de dispositifs médicaux. Dans le cadre de notre projet, nous avons développé un algorithme basé sur un modèle de réseau de neurones convolutifs (CNN) spécifiquement conçu pour classer les arythmies cardiaques à partir de données d’ECG. Le modèle a été entraîné à classer les signaux ECG en cinq catégories de battements cardiaques. Pour améliorer les performances, nous avons réalisé l’implémentation de cet algorithme sur la plateforme FPGA PYNQ Z1. En exécutant avec succès le modèle sur la plateforme FPGA Pynq-Z1, notre projet contribue à améliorer la classification précoce des problèmes cardiaques, ce qui a un impact significatif sur les résultats des patients et peut potentiellement sauver des vies. Implémentation sur FPGA de réseaux de neurones artificiels : application à la classification d’arythmies cardiaques [document électronique] / Zineb Mellouk, Auteur ; Ouiem Fadel, Auteur ; Fatiha Lani, Directeur de thèse ; Mourad Adnane, Directeur de thèse . - [S.l.] : [s.n.], 2023 . - 1 fichier PDF (6 Mo) : ill. Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Etudes : Electronique : Alger, Ecole Nationale Polytechnique : 2023 Bibliogr. p. 102 - 105 . - Webographie p. 106 Langues : Français (fre) Mots-clés : Arythmies cardiaques CNN ECG FPGA PYNQ Z1 Index. décimale : PN01523 Résumé : Les avancées en microélectronique ont considérablement amélioré le diagnostic automatique des problèmes cardiaques. Les systèmes embarqués intelligents, tels que les FPGA, ont joué un rôle essentiel en permettant une intégration et une reconfiguration rapides pour le développement de prototypes de dispositifs médicaux. Dans le cadre de notre projet, nous avons développé un algorithme basé sur un modèle de réseau de neurones convolutifs (CNN) spécifiquement conçu pour classer les arythmies cardiaques à partir de données d’ECG. Le modèle a été entraîné à classer les signaux ECG en cinq catégories de battements cardiaques. Pour améliorer les performances, nous avons réalisé l’implémentation de cet algorithme sur la plateforme FPGA PYNQ Z1. En exécutant avec succès le modèle sur la plateforme FPGA Pynq-Z1, notre projet contribue à améliorer la classification précoce des problèmes cardiaques, ce qui a un impact significatif sur les résultats des patients et peut potentiellement sauver des vies.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
EP00552	PN01523	Ressources électroniques	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Téléchargeable

Documents numériques

FADEL.Ouiem_MELLOUK.Zineb.pdf URL

Mise en ouvre d’un réseau SDN et évaluation de performance des contrôleurs OpenDaylight et ONOS / Hadjer Medjhoum (2022) 

Public ISBD Titre : Mise en ouvre d’un réseau SDN et évaluation de performance des contrôleurs OpenDaylight et ONOS Type de document : document électronique Auteurs : Hadjer Medjhoum, Auteur ; Fatiha Lani, Directeur de thèse ; Mohamed Neffah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2022 Importance : 1 fichier PDF (3.48 Mo) Présentation : ill. Note générale : Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2022 Bibliogr. f. 72 - 75 . - Annexe f. 76 - 84 Langues : Français (fre) Mots-clés : SDN  OpenVswitch OpenDaylight ONOS iperf Data center Index. décimale : PN00522 Résumé : L’internet a conduit à la création d’une société numérique, où presque tout est connecté. Cependant, malgré leur adoption généralisée, les réseaux IP traditionnels sont très difficiles à gérer à cause de leur intégration verticale : les plans de contrôle et de données sont regroupés.Le réseau défini par logiciel (SDN) est un paradigme émergeant qui change cet état de fait, en séparant la logique de contrôle, des équipement du réseau, en favorisant la centralisation de son contrôle et en introduisant la possibilité de le programmer et de simplifier leur gestion tout et facilitant son évolution. Dans ce projet, nous présentons une étude détaillée sur le SDN. Nous émulons, configurons et contrôlons notre infrastructure réseau data center à travers l’émulateur Mininet et les interfaces de programmation d’application (API) des contrôleurs SDN. Dans le but d’anticiper l’évolution future de ce nouveau paradigme, nous choisissons l’étude approfondit de deux des contrôleurs SDN à savoir OpenDaylight et ONOS. En particulier, nous abordons l’aspect de performances du réseau en terme de débit, de latence, et de la gigue sous leurs contrôle. Mise en ouvre d’un réseau SDN et évaluation de performance des contrôleurs OpenDaylight et ONOS [document électronique] / Hadjer Medjhoum, Auteur ; Fatiha Lani, Directeur de thèse ; Mohamed Neffah, Directeur de thèse . - [S.l.] : [s.n.], 2022 . - 1 fichier PDF (3.48 Mo) : ill. Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2022 Bibliogr. f. 72 - 75 . - Annexe f. 76 - 84 Langues : Français (fre) Mots-clés : SDN  OpenVswitch OpenDaylight ONOS iperf Data center Index. décimale : PN00522 Résumé : L’internet a conduit à la création d’une société numérique, où presque tout est connecté. Cependant, malgré leur adoption généralisée, les réseaux IP traditionnels sont très difficiles à gérer à cause de leur intégration verticale : les plans de contrôle et de données sont regroupés.Le réseau défini par logiciel (SDN) est un paradigme émergeant qui change cet état de fait, en séparant la logique de contrôle, des équipement du réseau, en favorisant la centralisation de son contrôle et en introduisant la possibilité de le programmer et de simplifier leur gestion tout et facilitant son évolution. Dans ce projet, nous présentons une étude détaillée sur le SDN. Nous émulons, configurons et contrôlons notre infrastructure réseau data center à travers l’émulateur Mininet et les interfaces de programmation d’application (API) des contrôleurs SDN. Dans le but d’anticiper l’évolution future de ce nouveau paradigme, nous choisissons l’étude approfondit de deux des contrôleurs SDN à savoir OpenDaylight et ONOS. En particulier, nous abordons l’aspect de performances du réseau en terme de débit, de latence, et de la gigue sous leurs contrôle.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
EP00416	PN00522	Ressources électroniques	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Téléchargeable

Documents numériques

MEDJHOUM.Hadjer.pdf URL

Mise en place d’un réseau IP/MPLS et l’intégration d’une plateforme Web pour la gestion et l’exploitation du réseau d’accès 2G 3G 4G / Mohamed Arysse Zaidi (2022) 

Public ISBD Titre : Mise en place d’un réseau IP/MPLS et l’intégration d’une plateforme Web pour la gestion et l’exploitation du réseau d’accès 2G 3G 4G Type de document : document électronique Auteurs : Mohamed Arysse Zaidi, Auteur ; Fatiha Lani, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2022 Importance : 1 fichier PDF (2.00 Mo) Présentation : ill. Note générale : Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2022 Bibliogr. f. 103 - 105 . - Annexe f. 106 - 122 Langues : Français (fre) Mots-clés : IP/MPLS  réseau d’accès Python émulateurs réseaux : GNS3 Eve-NG Base de données interfaceWeb Index. décimale : PN00822 Résumé : La gestion du réseau consiste à contrôler les ressources du réseau, à coordonner ses services, surveiller ses états et à signaler l’état du réseau et les anomalies. Avec la cohexistence de diverses technologies d’accès qui ne cessent d’évoluer, toutes offrant à des degrés divers une distribution et des avantages en matière de gestion de réseau, il n’est pas évident de savoir à quoi, quand et où ces technologies sont le plus applicables ? Et quel est le type de réseau optimal à utiliser pour les opérateurs téléphoniques ? Et quel est l’enjeu de l’automatisation des réseaux ? Ce document présente l’implémentation du réseau IP/MPLS de OOREDOO, l’établissement de la base des données des divers VLAN et l’adresse IP de chaque réseau d’accès ainsi que la réalisation d’une interface WEB pour la gestion du réseau avec une mise à jour automatique des données grâce aux librairies réseau de Python. Mise en place d’un réseau IP/MPLS et l’intégration d’une plateforme Web pour la gestion et l’exploitation du réseau d’accès 2G 3G 4G [document électronique] / Mohamed Arysse Zaidi, Auteur ; Fatiha Lani, Directeur de thèse . - [S.l.] : [s.n.], 2022 . - 1 fichier PDF (2.00 Mo) : ill. Mode d'accès : accès au texte intégral par intranet. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 2022 Bibliogr. f. 103 - 105 . - Annexe f. 106 - 122 Langues : Français (fre) Mots-clés : IP/MPLS  réseau d’accès Python émulateurs réseaux : GNS3 Eve-NG Base de données interfaceWeb Index. décimale : PN00822 Résumé : La gestion du réseau consiste à contrôler les ressources du réseau, à coordonner ses services, surveiller ses états et à signaler l’état du réseau et les anomalies. Avec la cohexistence de diverses technologies d’accès qui ne cessent d’évoluer, toutes offrant à des degrés divers une distribution et des avantages en matière de gestion de réseau, il n’est pas évident de savoir à quoi, quand et où ces technologies sont le plus applicables ? Et quel est le type de réseau optimal à utiliser pour les opérateurs téléphoniques ? Et quel est l’enjeu de l’automatisation des réseaux ? Ce document présente l’implémentation du réseau IP/MPLS de OOREDOO, l’établissement de la base des données des divers VLAN et l’adresse IP de chaque réseau d’accès ainsi que la réalisation d’une interface WEB pour la gestion du réseau avec une mise à jour automatique des données grâce aux librairies réseau de Python.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
EP00419	PN00822	Ressources électroniques	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Téléchargeable

Documents numériques

ZAIDI.Mohamed.pdf URL

Modélisation des spécifications d'un NoC sous SDL / Fatiha Lani (2007) 

Public ISBD Titre : Modélisation des spécifications d'un NoC sous SDL Type de document : texte imprimé Auteurs : Fatiha Lani, Auteur ; Sadoun, Rabah, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2007 Importance : 107 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Magister : Électronique : Alger, École Nationale Polytechnique : 2007 Annexe f. I - III . Bibliogr. f. I - II Langues : Français (fre) Mots-clés : NoC Méthodologie et approche de conception SDL Approche en couches Modèle OSI Index. décimale : M003607 Résumé : L’objectif du travail qui nous a été proposé dans ce mémoire de Magister porte sur l’intégration des systèmes de réseaux informatiques sur des puces électroniques (appelés dans la littérature Anglo-Saxonne "NoC" pour Network on Chip) et ce, en se basant, bien évidement, sur les différents concepts et mécanismes connus dans le monde des réseaux informatiques, et que nous les avons analysé et adapté pour répondre aux exigences et aux diverses contraintes de la conception des SoCs. Afin de remplir cet objectif, nous devons passer par deux phases essentielles: la modélisation et la validation. Nous nous somme intéressés plus précisément par la première étape qui vise la définition d’un modèle de nœuds pour les NoCs. Pour cela, nous avons proposé une méthodologie de conception basée sur l’approche Top Down reposant sur une pile protocolaire, assurant non seulement la circulation de données entrant-sortant du nœud, mais aussi, permettant le masquage et l’abstraction des détails d’exécution de toute opération requise s’effectue en bas niveaux. Et grâce au présent travail, on se permet de dire que l’implémentation future d’une plateforme de communication propre aux SoCs est alors devenue envisageable. Ce mémoire est agencé de la manière suivante: Le chapitre 1 présente le contexte et la problématique de l’étude. Il détaille les avantages et les inconvénients des circuits synchrones, en rappelant combien un circuit synchrone sera difficile à mettre en place dans les futurs systèmes sur puce. Les particularités et les exigences des circuits asynchrones sont également présentées ainsi que celles des architectures globalement asynchrones localement synchrones. Enfin, les différents Principes de base de la conception des systèmes mono puce sont passés en revue. Le chapitre 2 détaille les différents types de réseaux sur puce, en allant des simples réseaux à médium partagés (bus) aux réseaux hybrides hiérarchiques en présentant différentes topologies. Une première comparaison qualitative de ces architectures est proposée. Un état de l’art des réseaux sur puce NoC industriels et autre est aussi présenté pour enfin retenir un modèle de conception de réseau sur puce qu’on appelle Nostrum qui servira de modèle de référence pour notre projet . Le chapitre 3 introduit les approches de conception, ce chapitre se propose alors en vue de présenter notre approche de conception de tels systèmes avec les outils associés et le flux de conception possible. Le chapitre 4 expose notre cahier des charges élaboré en utilisant les mécanismes réseau (présentés dans deuxième chapitre) pour modéliser notre Nœud réseau sur puce. Le but alors est de valider le modèle que nous avons décrit sous SDL après la génération du réseau sur puce associé à ce modèle. Une architecture d’évaluation de performance sera présentée pour proposer enfin les simulations et les résultats associés. Modélisation des spécifications d'un NoC sous SDL [texte imprimé] / Fatiha Lani, Auteur ; Sadoun, Rabah, Directeur de thèse . - [S.l.] : [s.n.], 2007 . - 107 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Magister : Électronique : Alger, École Nationale Polytechnique : 2007 Annexe f. I - III . Bibliogr. f. I - II Langues : Français (fre) Mots-clés : NoC Méthodologie et approche de conception SDL Approche en couches Modèle OSI Index. décimale : M003607 Résumé : L’objectif du travail qui nous a été proposé dans ce mémoire de Magister porte sur l’intégration des systèmes de réseaux informatiques sur des puces électroniques (appelés dans la littérature Anglo-Saxonne "NoC" pour Network on Chip) et ce, en se basant, bien évidement, sur les différents concepts et mécanismes connus dans le monde des réseaux informatiques, et que nous les avons analysé et adapté pour répondre aux exigences et aux diverses contraintes de la conception des SoCs. Afin de remplir cet objectif, nous devons passer par deux phases essentielles: la modélisation et la validation. Nous nous somme intéressés plus précisément par la première étape qui vise la définition d’un modèle de nœuds pour les NoCs. Pour cela, nous avons proposé une méthodologie de conception basée sur l’approche Top Down reposant sur une pile protocolaire, assurant non seulement la circulation de données entrant-sortant du nœud, mais aussi, permettant le masquage et l’abstraction des détails d’exécution de toute opération requise s’effectue en bas niveaux. Et grâce au présent travail, on se permet de dire que l’implémentation future d’une plateforme de communication propre aux SoCs est alors devenue envisageable. Ce mémoire est agencé de la manière suivante: Le chapitre 1 présente le contexte et la problématique de l’étude. Il détaille les avantages et les inconvénients des circuits synchrones, en rappelant combien un circuit synchrone sera difficile à mettre en place dans les futurs systèmes sur puce. Les particularités et les exigences des circuits asynchrones sont également présentées ainsi que celles des architectures globalement asynchrones localement synchrones. Enfin, les différents Principes de base de la conception des systèmes mono puce sont passés en revue. Le chapitre 2 détaille les différents types de réseaux sur puce, en allant des simples réseaux à médium partagés (bus) aux réseaux hybrides hiérarchiques en présentant différentes topologies. Une première comparaison qualitative de ces architectures est proposée. Un état de l’art des réseaux sur puce NoC industriels et autre est aussi présenté pour enfin retenir un modèle de conception de réseau sur puce qu’on appelle Nostrum qui servira de modèle de référence pour notre projet . Le chapitre 3 introduit les approches de conception, ce chapitre se propose alors en vue de présenter notre approche de conception de tels systèmes avec les outils associés et le flux de conception possible. Le chapitre 4 expose notre cahier des charges élaboré en utilisant les mécanismes réseau (présentés dans deuxième chapitre) pour modéliser notre Nœud réseau sur puce. Le but alors est de valider le modèle que nous avons décrit sous SDL après la génération du réseau sur puce associé à ce modèle. Une architecture d’évaluation de performance sera présentée pour proposer enfin les simulations et les résultats associés.

Réservation

Réserver ce document

Exemplaires (2)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M003607A	M003607	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Magister	Disponible	Electronique	Consultation sur place/Téléchargeable
M003607B	M003607	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Magister	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

LANI.Fatiha.pdf URL