Les Inscriptions à la Bibliothèque sont ouvertes en
ligne via le site: https://biblio.enp.edu.dz
Les Réinscriptions se font à :
• La Bibliothèque Annexe pour les étudiants en
2ème Année CPST
• La Bibliothèque Centrale pour les étudiants en Spécialités
A partir de cette page vous pouvez :
Retourner au premier écran avec les recherches... |
Détail de l'auteur
Auteur Bessalah, Hamid
Documents disponibles écrits par cet auteur
Affiner la recherche
Titre : Conception et réalisation d'un processeur pipeline de FFT Type de document : texte imprimé Auteurs : Mouzali, Fatima, Auteur ; Ramda, Merzak, Auteur ; Bessalah, Hamid, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1984 Importance : 94 f. Présentation : ill. Format : 27 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1984
Annexe [1] f. - Bibliogr. f. 95Langues : Français (fre) Mots-clés : Transformée de Fourier
Algorithmes FFT
Système rapide
Traitement de données
Processeur parallèle de FFT
Processeur pipelineIndex. décimale : PN04884 Résumé : L'objectif de cette étude est la réalisation d'un processeur rapide spécialisé, orienté vers la résolution des algorithmes de la FFT.
CE projet s'articule en cinq chapitres:
* Le premier est consacré à l'étude de la transformée de Fourier afin de faire apparaitre les domaines d'application.
* Le deuxième est consacré à l'étude des différents algorithmes de FFT et le choix d'un algorithme répondant à une structure Hardware.
* Dans le troisième on étudie les aspects algorithmiques et les principes du parallélisme et de la simultanéité.
* Le quatrième a été consacré à une étude comparative des différentes architectures que peut avoir ce processeur FFT et à la présentation de la solution choisie.
* Le cinquième est réservé à la conception du processeur FFT et la réalisation de certains de ses modules.Conception et réalisation d'un processeur pipeline de FFT [texte imprimé] / Mouzali, Fatima, Auteur ; Ramda, Merzak, Auteur ; Bessalah, Hamid, Directeur de thèse . - [S.l.] : [s.n.], 1984 . - 94 f. : ill. ; 27 cm.
Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1984
Annexe [1] f. - Bibliogr. f. 95
Langues : Français (fre)
Mots-clés : Transformée de Fourier
Algorithmes FFT
Système rapide
Traitement de données
Processeur parallèle de FFT
Processeur pipelineIndex. décimale : PN04884 Résumé : L'objectif de cette étude est la réalisation d'un processeur rapide spécialisé, orienté vers la résolution des algorithmes de la FFT.
CE projet s'articule en cinq chapitres:
* Le premier est consacré à l'étude de la transformée de Fourier afin de faire apparaitre les domaines d'application.
* Le deuxième est consacré à l'étude des différents algorithmes de FFT et le choix d'un algorithme répondant à une structure Hardware.
* Dans le troisième on étudie les aspects algorithmiques et les principes du parallélisme et de la simultanéité.
* Le quatrième a été consacré à une étude comparative des différentes architectures que peut avoir ce processeur FFT et à la présentation de la solution choisie.
* Le cinquième est réservé à la conception du processeur FFT et la réalisation de certains de ses modules.Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire PN04884 PN04884 Papier + ressource électronique Bibliothèque centrale Projet Fin d'Etudes Disponible Electronique Consultation sur place/Téléchargeable Documents numériques
MOUZALI.Fatima_RAMDA.Merzak.pdfURL
Titre : Conception et réalisation d'un système d'amélioration d'images Type de document : texte imprimé Auteurs : Kribes, Mebarka, Auteur ; Attab, Haciba, Auteur ; Bessalah, Hamid, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1984 Importance : 110 f. Présentation : ill. Format : 27 cm. Accompagnement : 3 planches Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1984
Annexe [7] fLangues : Français (fre) Mots-clés : Traitement des images
Filtres numériques bidimensionnels
Algorithme de base
Analyse comparative
Système d'amélioration d'imagesIndex. décimale : PN03484 Résumé : Ce sujet consiste en la conception et la réalisation des problèmes liés à l'amélioration d'images.
Ce projet s'articule en cinq chapitres où sont reflétées les différentes étapes d'étude, de conception et de réalisation.
Le premier chapitre est consacré à une étude sur les généralités de traitement des images et leur amélioration.
Dans le deuxième chapitre est effectuée une étude détaillée sur les filtres numériques bidimensionnels.
Le troisième chapitre est consacré à l'étude des méthodes algorithmes et structurelles de réalisation de l'opération de base.
Dans le quatrième chapitre, une étude comparative des différentes structures et algorithmes s'est faite dans le but de retenir une solution appropriée à notre réalisation.
Le cinquième chapitre est consacré à la conception et réalisation d'un système d'amélioration d'images.Conception et réalisation d'un système d'amélioration d'images [texte imprimé] / Kribes, Mebarka, Auteur ; Attab, Haciba, Auteur ; Bessalah, Hamid, Directeur de thèse . - [S.l.] : [s.n.], 1984 . - 110 f. : ill. ; 27 cm. + 3 planches.
Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1984
Annexe [7] f
Langues : Français (fre)
Mots-clés : Traitement des images
Filtres numériques bidimensionnels
Algorithme de base
Analyse comparative
Système d'amélioration d'imagesIndex. décimale : PN03484 Résumé : Ce sujet consiste en la conception et la réalisation des problèmes liés à l'amélioration d'images.
Ce projet s'articule en cinq chapitres où sont reflétées les différentes étapes d'étude, de conception et de réalisation.
Le premier chapitre est consacré à une étude sur les généralités de traitement des images et leur amélioration.
Dans le deuxième chapitre est effectuée une étude détaillée sur les filtres numériques bidimensionnels.
Le troisième chapitre est consacré à l'étude des méthodes algorithmes et structurelles de réalisation de l'opération de base.
Dans le quatrième chapitre, une étude comparative des différentes structures et algorithmes s'est faite dans le but de retenir une solution appropriée à notre réalisation.
Le cinquième chapitre est consacré à la conception et réalisation d'un système d'amélioration d'images.Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire PN03484 PN03484 Papier + ressource électronique Bibliothèque centrale Projet Fin d'Etudes Disponible Electronique Consultation sur place/Téléchargeable Documents numériques
KRIBES.Mebarka_ATTAB.Haciba.pdfURL Contribution à la conception et à la réalisation d'un microordinateur de test rapides de traitement / Zenati, Abdelkader
Titre : Contribution à la conception et à la réalisation d'un microordinateur de test rapides de traitement Type de document : texte imprimé Auteurs : Zenati, Abdelkader, Auteur ; Menacer, Mohamed, Auteur ; Bessalah, Hamid, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1985 Importance : 62 f. Présentation : ill. Format : 27 cm. Accompagnement : 1 planche Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1985
Annexe f. 63 - 89 . - Bibliogr. [1] fLangues : Français (fre) Mots-clés : Traitement -- Signal
Unité centrale -- Processeur
Microordinateur -- Test rapides -- TraitementIndex. décimale : PN05885 Résumé : Ce travail consiste en la réalisation d'un microordinateur orienté vers la génération de toutes les fonctions implantées dans le système rapide.
La conception et la réalisation du microordinateur a été faite autours d'un microprocesseur du type Motorola MC 6809, à qui on a adjoint un clavier et des afficheurs.Contribution à la conception et à la réalisation d'un microordinateur de test rapides de traitement [texte imprimé] / Zenati, Abdelkader, Auteur ; Menacer, Mohamed, Auteur ; Bessalah, Hamid, Directeur de thèse . - [S.l.] : [s.n.], 1985 . - 62 f. : ill. ; 27 cm. + 1 planche.
Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1985
Annexe f. 63 - 89 . - Bibliogr. [1] f
Langues : Français (fre)
Mots-clés : Traitement -- Signal
Unité centrale -- Processeur
Microordinateur -- Test rapides -- TraitementIndex. décimale : PN05885 Résumé : Ce travail consiste en la réalisation d'un microordinateur orienté vers la génération de toutes les fonctions implantées dans le système rapide.
La conception et la réalisation du microordinateur a été faite autours d'un microprocesseur du type Motorola MC 6809, à qui on a adjoint un clavier et des afficheurs.Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire PN05885 PN05885 Papier + ressource électronique Bibliothèque centrale Projet Fin d'Etudes Disponible Electronique Consultation sur place/Téléchargeable Documents numériques
ZENATI.Abdelkader_MENACER.Mohamed.pdfURL Contribution à la réalisation d'un système de visualisation graphique et alphanumérique / Boualem Kazed
Titre : Contribution à la réalisation d'un système de visualisation graphique et alphanumérique Type de document : texte imprimé Auteurs : Boualem Kazed, Auteur ; Abderrahmane Hamidat, Auteur ; Bessalah, Hamid, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1985 Importance : 57 f. Présentation : ill. Format : 27 cm. Accompagnement : 1 planche Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1985
Bibliogr. [1] f. - Annexe [10] fLangues : Français (fre) Mots-clés : Coprocesseur graphique EF9365
Système de visualisation -- Graphique -- AlphanumériqueIndex. décimale : PN03285 Résumé : Les consoles de visualisation apportent plus d'informations et de souplesse dans leurs échanges avec les opérateurs et mettent en jeu un nombre réduit de circuits grâce aux processeurs graphiques qui sont destinés aussi aux applications bas de gamme ne nécessite qu'une résolution faible et peu de couleurs, qu'aux applications haut de gamme demandant une résolution maximale et une palette de couleurs importante. Contribution à la réalisation d'un système de visualisation graphique et alphanumérique [texte imprimé] / Boualem Kazed, Auteur ; Abderrahmane Hamidat, Auteur ; Bessalah, Hamid, Directeur de thèse . - [S.l.] : [s.n.], 1985 . - 57 f. : ill. ; 27 cm. + 1 planche.
Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1985
Bibliogr. [1] f. - Annexe [10] f
Langues : Français (fre)
Mots-clés : Coprocesseur graphique EF9365
Système de visualisation -- Graphique -- AlphanumériqueIndex. décimale : PN03285 Résumé : Les consoles de visualisation apportent plus d'informations et de souplesse dans leurs échanges avec les opérateurs et mettent en jeu un nombre réduit de circuits grâce aux processeurs graphiques qui sont destinés aussi aux applications bas de gamme ne nécessite qu'une résolution faible et peu de couleurs, qu'aux applications haut de gamme demandant une résolution maximale et une palette de couleurs importante. Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire PN03285 PN03285 Papier + ressource électronique Bibliothèque centrale Projet Fin d'Etudes Disponible Electronique Consultation sur place/Téléchargeable Documents numériques
KAZED.Boualem_HAMIDAT.Abderrahmane.pdfURL
Titre : Plateforme pour l'implémentation des réseaux de neurones sur FPGA : application à l'algorithme de la rétro propagation du gradient (RPG) Type de document : texte imprimé Auteurs : Izeboudjen, Nouma, Auteur ; Farah, Ahcene, Directeur de thèse ; Bessalah, Hamid, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2014 Importance : 190 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Thèse de Doctorat : Électronique : Alger, École Nationale Polytechnique : 2014
Bibliogr. f. 162 - 169. Annexes f. 170 - 190Langues : Français (fre) Mots-clés : Réseaux de neurones
Plateforme
Rétro-propagation du gradient
FPGA
Reconfiguration dynamique
Réutilisation
ParallélismeIndex. décimale : D001214 Résumé : Le travail effectué dans le cadre de cette thèse se rapporte à la conception d’une plateforme pour l’implémentation hardware des réseaux de neurones sur FPGA, plus particulièrement l’algorithme de la rétro propagation du gradient (RPG).
Les réseaux de neurones étant au cœur de notre sujet, nous avons consacré le premier chapitre à une présentation générale des réseaux de neurones, en particulier le preceptron multicouche basé sur l’algorithme RPG.
Dans le deuxième chapitre, nous avons effectué une étude sur l’état de l’art concernant l’implémentation hardware des réseaux de neurones.
Ce qui nous a conduits à proposer une nouvelle approche de classification du hardware neuronal allant des circuits standards jusqu’aux circuits et systèmes sur puce.
Dans le chapitre III, nous avons effectué une étude des différents aspects liés à l’implémentation hardware de l’algorithme RPG sur FPGA, à savoir, l’apprentissage, le degré de parallélisme, le choix du langage de description matérielle ainsi que l’évaluation des performances de l’architecture proposée.
Nous avons consacré une attention particulière quand à l’influence du choix du multiplieur sur les performances du réseau de neurones; en terme de surface et de temps d’exécution.
Aussi, dans ce chapitre, nous avons pris en considération les aspects liés au choix de la famille des circuits FPGAs et le problème lié à la densité d’intégration.
Dans le chapitre IV, nous avons appliqué la reconfiguration dynamique à l’algorithme RPG.
Pour cela, nous avons effectué une étude comparative des trois approches de reconfiguration dynamiques, à savoir la reconfiguration statique, la reconfiguration dynamique globale et la reconfiguration dynamique locale.
Dans le chapitre V, nous avons proposé une nouvelle méthodologie pour l’implémentation hardware des réseaux de neurones, basée sur l’application du concept de réutilisation « design reuse ».
La méthodologie proposée constitue l’épine dorsale pour la construction d’une plateforme permettant de regrouper l’ensemble des techniques et moyens liés à l’implémentation sur FPGA des réseaux de neurones.Plateforme pour l'implémentation des réseaux de neurones sur FPGA : application à l'algorithme de la rétro propagation du gradient (RPG) [texte imprimé] / Izeboudjen, Nouma, Auteur ; Farah, Ahcene, Directeur de thèse ; Bessalah, Hamid, Directeur de thèse . - [S.l.] : [s.n.], 2014 . - 190 f. : ill. ; 30 cm. + 1 CD-ROM.
Thèse de Doctorat : Électronique : Alger, École Nationale Polytechnique : 2014
Bibliogr. f. 162 - 169. Annexes f. 170 - 190
Langues : Français (fre)
Mots-clés : Réseaux de neurones
Plateforme
Rétro-propagation du gradient
FPGA
Reconfiguration dynamique
Réutilisation
ParallélismeIndex. décimale : D001214 Résumé : Le travail effectué dans le cadre de cette thèse se rapporte à la conception d’une plateforme pour l’implémentation hardware des réseaux de neurones sur FPGA, plus particulièrement l’algorithme de la rétro propagation du gradient (RPG).
Les réseaux de neurones étant au cœur de notre sujet, nous avons consacré le premier chapitre à une présentation générale des réseaux de neurones, en particulier le preceptron multicouche basé sur l’algorithme RPG.
Dans le deuxième chapitre, nous avons effectué une étude sur l’état de l’art concernant l’implémentation hardware des réseaux de neurones.
Ce qui nous a conduits à proposer une nouvelle approche de classification du hardware neuronal allant des circuits standards jusqu’aux circuits et systèmes sur puce.
Dans le chapitre III, nous avons effectué une étude des différents aspects liés à l’implémentation hardware de l’algorithme RPG sur FPGA, à savoir, l’apprentissage, le degré de parallélisme, le choix du langage de description matérielle ainsi que l’évaluation des performances de l’architecture proposée.
Nous avons consacré une attention particulière quand à l’influence du choix du multiplieur sur les performances du réseau de neurones; en terme de surface et de temps d’exécution.
Aussi, dans ce chapitre, nous avons pris en considération les aspects liés au choix de la famille des circuits FPGAs et le problème lié à la densité d’intégration.
Dans le chapitre IV, nous avons appliqué la reconfiguration dynamique à l’algorithme RPG.
Pour cela, nous avons effectué une étude comparative des trois approches de reconfiguration dynamiques, à savoir la reconfiguration statique, la reconfiguration dynamique globale et la reconfiguration dynamique locale.
Dans le chapitre V, nous avons proposé une nouvelle méthodologie pour l’implémentation hardware des réseaux de neurones, basée sur l’application du concept de réutilisation « design reuse ».
La méthodologie proposée constitue l’épine dorsale pour la construction d’une plateforme permettant de regrouper l’ensemble des techniques et moyens liés à l’implémentation sur FPGA des réseaux de neurones.Exemplaires
Code-barres Cote Support Localisation Section Disponibilité Spécialité Etat_Exemplaire D001214B D001214 Papier + ressource électronique Bibliothèque Annexe Thèse de Doctorat Disponible Electronique Consultation sur place/Téléchargeable D001214A D001214 Papier + ressource électronique Bibliothèque centrale Thèse de Doctorat Disponible Electronique Consultation sur place/Téléchargeable Documents numériques
IZEBOUDJEN.Nouma.pdfURL Permalink