Implémentation sur circuit reconfigurable d'un décodeur de viterbi à décision ferme / Abderrezak Hadji (2012) 

Public ISBD Titre : Implémentation sur circuit reconfigurable d'un décodeur de viterbi à décision ferme : register exchange Type de document : texte imprimé Auteurs : Abderrezak Hadji, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 2012 Importance : 29 f. Présentation : ill. Format : 30 cm. Accompagnement : 1 CD-ROM. Note générale : Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2012 Bibliogr. f. 29 Langues : Français (fre) Mots-clés : Viterbi Code convolutionels Codage de canal Index. décimale : Ms00512 Résumé : Ce travail s’articule autour de la simulation et l’implémentation sur FPGA d’un décodeur de Viterbi à décision ferme. Il s'agit d'un décodeur utilisé dans les récepteurs des systèmes de communication numériques lorsque l'information est codée par un code convolutionnel. Cet algorithme concerne le décodage de canal et sert donc à la détection et à la correction des erreurs au sein de l'information reçue. Nous avons supposé un codeur convolutionnel de longueur de contrainte L = 4 et de rendement R = 1/2 défini par les polynôme générateurs g1 = 13 et g2 = 15. Nous avons effectué des simulations sur MATLAB pour cette même longueur mais aussi pour une longueur quelconque. Nous avons aussi réalisé un programme VHDL dont nous avons exposé l'avancement et les résultats. Implémentation sur circuit reconfigurable d'un décodeur de viterbi à décision ferme : register exchange [texte imprimé] / Abderrezak Hadji, Auteur ; Taghi, Mohamed Oussaid, Directeur de thèse ; Lahcen Abdelouel, Directeur de thèse . - [S.l.] : [s.n.], 2012 . - 29 f. : ill. ; 30 cm. + 1 CD-ROM. Mémoire de Master : Electronique : Alger, Ecole Nationale Polytechnique : 2012 Bibliogr. f. 29 Langues : Français (fre) Mots-clés : Viterbi Code convolutionels Codage de canal Index. décimale : Ms00512 Résumé : Ce travail s’articule autour de la simulation et l’implémentation sur FPGA d’un décodeur de Viterbi à décision ferme. Il s'agit d'un décodeur utilisé dans les récepteurs des systèmes de communication numériques lorsque l'information est codée par un code convolutionnel. Cet algorithme concerne le décodage de canal et sert donc à la détection et à la correction des erreurs au sein de l'information reçue. Nous avons supposé un codeur convolutionnel de longueur de contrainte L = 4 et de rendement R = 1/2 défini par les polynôme générateurs g1 = 13 et g2 = 15. Nous avons effectué des simulations sur MATLAB pour cette même longueur mais aussi pour une longueur quelconque. Nous avons aussi réalisé un programme VHDL dont nous avons exposé l'avancement et les résultats.

Réservation

Réserver ce document

Exemplaires (2)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
Ms00512A	Ms00512	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Master	Disponible	Electronique	Consultation sur place/Téléchargeable
Ms00512B	Ms00512	Papier + ressource électronique	Bibliothèque Annexe	Mémoire de Master	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

HADJI.Abderrezak.pdf URL