Documents disponibles écrits par cet auteur

Approche ascendante pour la reconnaissance syntaxique du complexe QRS / Nasri, Azzedine 

Public ISBD Titre : Approche ascendante pour la reconnaissance syntaxique du complexe QRS : mise en oeuvre et évaluation Type de document : texte imprimé Auteurs : Nasri, Azzedine, Auteur ; Farah, Ahcene, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1994 Importance : 97 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Magister: Electronique: Alger, Ecole Nationale Polytechnique: 1994 Bibliogr. f. 98 - 104 . Annexe [17 f.] Langues : Français (fre) Mots-clés : Approche  ascendante  ;  Reconnaissance  syntaxique  du  complexe  ;  QRS  ;  Systèmes  de  traitement  de  l'ECG Index. décimale : M001494 Résumé : L'objectif de notre travail est de contribuer à l'étude et à la réalisation d'un système d'analyse et d'interprétation automatique du signal cardiaque. Pour mettre au point ce travail deux étapes complémentaires ont été entreprises. L'acquisition des signaux cardiaques et la recherche des critères de reconnaissance du complexe QRS. Le développement d'un logiciel de traitement numérique des signaux cardiaques à l'aide d'un micro-ordinateur. Nous avons dressé un rappel sommaire sur l'électrophysiologie du cœur et l'électrocardiogramme ainsi que sur les différents systèmes de dérivation. Une revue des systèmes de traitement les plus importants et les plus répandus ainsi que les différentes étapes d'analyse du signal cardiaque sont présentées. Et une description détaillée de l'approche utilisée. Approche ascendante pour la reconnaissance syntaxique du complexe QRS : mise en oeuvre et évaluation [texte imprimé] / Nasri, Azzedine, Auteur ; Farah, Ahcene, Directeur de thèse . - [S.l.] : [s.n.], 1994 . - 97 f. : ill. ; 30 cm. Mémoire de Magister: Electronique: Alger, Ecole Nationale Polytechnique: 1994 Bibliogr. f. 98 - 104 . Annexe [17 f.] Langues : Français (fre) Mots-clés : Approche  ascendante  ;  Reconnaissance  syntaxique  du  complexe  ;  QRS  ;  Systèmes  de  traitement  de  l'ECG Index. décimale : M001494 Résumé : L'objectif de notre travail est de contribuer à l'étude et à la réalisation d'un système d'analyse et d'interprétation automatique du signal cardiaque. Pour mettre au point ce travail deux étapes complémentaires ont été entreprises. L'acquisition des signaux cardiaques et la recherche des critères de reconnaissance du complexe QRS. Le développement d'un logiciel de traitement numérique des signaux cardiaques à l'aide d'un micro-ordinateur. Nous avons dressé un rappel sommaire sur l'électrophysiologie du cœur et l'électrocardiogramme ainsi que sur les différents systèmes de dérivation. Une revue des systèmes de traitement les plus importants et les plus répandus ainsi que les différentes étapes d'analyse du signal cardiaque sont présentées. Et une description détaillée de l'approche utilisée.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M001494	M001494	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible

Documents numériques

NASRI.Azzedine.pdf URL

CAO d'ASIC / Oumeddour, Messaoud 

Public ISBD Titre : CAO d'ASIC : application à la conception d'un multiplieur et d'un diviseur Type de document : texte imprimé Auteurs : Oumeddour, Messaoud, Auteur ; Mourad El Allia, Auteur ; Farah, Ahcene, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1994 Importance : 67 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1994 Annexe [16] f. - Bibliogr. [1] f Langues : Français (fre) Mots-clés : Architecture  du  multiplieur  et  du  diviseur Algorithme  de  Baugh-Wooley Algorithme  de  Cappa-Hammacher Réseau  carry-save Traitement  de  signal Multiplieur  16x16  bits Diviseur  16/8  bits Opérandes  non  signés Index. décimale : PN01094 Résumé : Ce mémoire décrit la conception et la réalisation d'un multiplieur et d'un diviseur CMOS de type ASIC. L'architecture du multiplieur et du diviseur est basée respectivement sur l'algorithme de Baugh-Wooley et Cappa-Hammacher modifié, combinés à un réseau carry-save. L'objectif principal de la conception était de réaliser un multiplieur pouvant être efficacement intégré dans un processeur de traitement de signal. Les résultats de la réalisation sont un multiplieur 16x16 bits et un diviseur 16/8 bits pour des opérandes non signés, complément à deux ou mixte. CAO d'ASIC : application à la conception d'un multiplieur et d'un diviseur [texte imprimé] / Oumeddour, Messaoud, Auteur ; Mourad El Allia, Auteur ; Farah, Ahcene, Directeur de thèse . - [S.l.] : [s.n.], 1994 . - 67 f. : ill. ; 30 cm. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1994 Annexe [16] f. - Bibliogr. [1] f Langues : Français (fre) Mots-clés : Architecture  du  multiplieur  et  du  diviseur Algorithme  de  Baugh-Wooley Algorithme  de  Cappa-Hammacher Réseau  carry-save Traitement  de  signal Multiplieur  16x16  bits Diviseur  16/8  bits Opérandes  non  signés Index. décimale : PN01094 Résumé : Ce mémoire décrit la conception et la réalisation d'un multiplieur et d'un diviseur CMOS de type ASIC. L'architecture du multiplieur et du diviseur est basée respectivement sur l'algorithme de Baugh-Wooley et Cappa-Hammacher modifié, combinés à un réseau carry-save. L'objectif principal de la conception était de réaliser un multiplieur pouvant être efficacement intégré dans un processeur de traitement de signal. Les résultats de la réalisation sont un multiplieur 16x16 bits et un diviseur 16/8 bits pour des opérandes non signés, complément à deux ou mixte.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01094	PN01094	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

OUMEDDOUR.Messoud_EL-ALLIA-Mourad.pdf URL

Conception d'architectures digitales unifiées TCD/TCDI 2-D / Tounsi, Mohamed 

Public ISBD Titre : Conception d'architectures digitales unifiées TCD/TCDI 2-D : étude comparative du mode de calcul Half-Line et de l'arithmétique distribuée Type de document : texte imprimé Auteurs : Tounsi, Mohamed, Auteur ; Farah, Ahcene, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1999 Importance : 96 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 1999 Annexe [12] f . Bibliogr. f. I - IV Langues : Français (fre) Mots-clés : Synthèse  architecturale Algorithmique  rapide Circuits  intégrés  dédiés Codage  d'images Norme  JPEG  Standard  H.261 Standard  MPEG Arithmétique  distribuée  Mémoire  ROM  à  double  buffer  Arbre  additionneur  multi-niveaux Index. décimale : M002799 Résumé : L'utilisation de la transformée cosinus discrète (T.C.D) en codage d'images numériques, est de nos jours adoptée par les diverses normes internationales. L'objectif d'offrir des applications et des services tels que la visioconférence et la HDTV, reporté sur le codec, ne pourrait être atteint que par l'implantation de la TCD et sa transformée inverse sur des circuits intégrés dédiés (ASICs), vu qu'elles occupent les blocs les plus opérationnels. Quoique la majorité de leurs algorithmes, sont dédiés à une implémentation software, leur implémentation hardware est devenue l'élément-clé en VLSI pour la compression d'image. Dans notre travail de thèse, nous montrons avec une étude comparative, qu'une grande souplesse d'adaptation algorithmes-architectures existe avec l'utilisation d'outils arithmétiques efficaces tels l'arithmétique distribuée et le mode de calcul half-line qui permettent de dériver un algorithme hybride TCD/TCDI 2-D pour la conception d'une architecture unifiée. Conception d'architectures digitales unifiées TCD/TCDI 2-D : étude comparative du mode de calcul Half-Line et de l'arithmétique distribuée [texte imprimé] / Tounsi, Mohamed, Auteur ; Farah, Ahcene, Directeur de thèse . - [S.l.] : [s.n.], 1999 . - 96 f. : ill. ; 30 cm. Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 1999 Annexe [12] f . Bibliogr. f. I - IV Langues : Français (fre) Mots-clés : Synthèse  architecturale Algorithmique  rapide Circuits  intégrés  dédiés Codage  d'images Norme  JPEG  Standard  H.261 Standard  MPEG Arithmétique  distribuée  Mémoire  ROM  à  double  buffer  Arbre  additionneur  multi-niveaux Index. décimale : M002799 Résumé : L'utilisation de la transformée cosinus discrète (T.C.D) en codage d'images numériques, est de nos jours adoptée par les diverses normes internationales. L'objectif d'offrir des applications et des services tels que la visioconférence et la HDTV, reporté sur le codec, ne pourrait être atteint que par l'implantation de la TCD et sa transformée inverse sur des circuits intégrés dédiés (ASICs), vu qu'elles occupent les blocs les plus opérationnels. Quoique la majorité de leurs algorithmes, sont dédiés à une implémentation software, leur implémentation hardware est devenue l'élément-clé en VLSI pour la compression d'image. Dans notre travail de thèse, nous montrons avec une étude comparative, qu'une grande souplesse d'adaptation algorithmes-architectures existe avec l'utilisation d'outils arithmétiques efficaces tels l'arithmétique distribuée et le mode de calcul half-line qui permettent de dériver un algorithme hybride TCD/TCDI 2-D pour la conception d'une architecture unifiée.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M002799	M002799	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible

Documents numériques

TOUNSI.Mohamed.pdf URL

Conception et réalisation d'un enregistreur microprogrammé des troubles du rythme cardiaque / Farah, Ahcene 

Public ISBD Titre : Conception et réalisation d'un enregistreur microprogrammé des troubles du rythme cardiaque Type de document : texte imprimé Auteurs : Farah, Ahcene, Auteur ; Flamant, Yves, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1983 Importance : 45 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 1983 Annexe [21] f. Bibliogr. [2] f Langues : Français (fre) Mots-clés : Enregistreur  microprogrammé Rythme  cardiaque Logiciel  du  DEMAC Activité  électrique Logiciel  d'analyse  de  l'ECG  Rythmie  cardiaque Index. décimale : M000783 Résumé : Dans ce cadre, il nous a été confié la conception et la réalisation d'un appareil facilement transportable, capable d'analyser et de mémoriser dans le temps, trois paramètres du rythme cardiaque à savoir: la fréquence, la période instantanée et le nombre d'écarts par minute de cette période par rapport à une plage programmable. La conception d'un tel appareil nous a amenés à étudier l'activité électrique du cœur. Des connaissances dans ce domaine plutôt réservé à la médecine étaient nécessaire à notre travail. Le premier chapitre résume les points de cette étude qui étaient nécessaire pour concevoir notre système. Les autres chapitres sont consacrés à la conception et à la réalisation d'un prototype d'essai que nous avons appelés: Détecteur-Enregistreur d'arythmies cardiaques (DEMAC). La réalisation du DEMAC a été faite avec le souci d'utiliser le minium de composants tout en permettant le maximum de fonctions possibles (enregistrement longue durée, sauvegarde sur audio-cassette, résultats imprimés etc...). Conception et réalisation d'un enregistreur microprogrammé des troubles du rythme cardiaque [texte imprimé] / Farah, Ahcene, Auteur ; Flamant, Yves, Directeur de thèse . - [S.l.] : [s.n.], 1983 . - 45 f. : ill. ; 30 cm. Mémoire de Magister : Electronique : Alger, Ecole Nationale Polytechnique : 1983 Annexe [21] f. Bibliogr. [2] f Langues : Français (fre) Mots-clés : Enregistreur  microprogrammé Rythme  cardiaque Logiciel  du  DEMAC Activité  électrique Logiciel  d'analyse  de  l'ECG  Rythmie  cardiaque Index. décimale : M000783 Résumé : Dans ce cadre, il nous a été confié la conception et la réalisation d'un appareil facilement transportable, capable d'analyser et de mémoriser dans le temps, trois paramètres du rythme cardiaque à savoir: la fréquence, la période instantanée et le nombre d'écarts par minute de cette période par rapport à une plage programmable. La conception d'un tel appareil nous a amenés à étudier l'activité électrique du cœur. Des connaissances dans ce domaine plutôt réservé à la médecine étaient nécessaire à notre travail. Le premier chapitre résume les points de cette étude qui étaient nécessaire pour concevoir notre système. Les autres chapitres sont consacrés à la conception et à la réalisation d'un prototype d'essai que nous avons appelés: Détecteur-Enregistreur d'arythmies cardiaques (DEMAC). La réalisation du DEMAC a été faite avec le souci d'utiliser le minium de composants tout en permettant le maximum de fonctions possibles (enregistrement longue durée, sauvegarde sur audio-cassette, résultats imprimés etc...).

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
M000783	M000783	Papier	Bibliothèque centrale	Mémoire de Magister	Disponible

Documents numériques

FARAH.Ahcene.pdf URL

Etude et réalisation d'un simulateur de fonctions logiques à prom / Bencherki Mebarki 

Public ISBD Titre : Etude et réalisation d'un simulateur de fonctions logiques à prom Type de document : texte imprimé Auteurs : Bencherki Mebarki, Auteur ; Farah, Ahcene, Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1990 Importance : 54 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1990 Annexe f. 55 - 66 . - Bibliogr. f. 67 Langues : Français (fre) Mots-clés : Technologie  --  Mémoires  mortes Simulation  --  Fonctions  logiques Systèmes  --  Combinatoires Matérialisation  --  Fonctions  logiques Système  --  Séquentiel Index. décimale : PN01790 Résumé : Avant la venue des circuits intégrés à large et moyenne intégration, la simulation de fonctions logiques se faisait à l'aide de circuits à base de composants discrets Profitant des avantages procurés par l’intégration, on a essayé de réduire toute cette complexité et on a ainsi étudié et réalisé un dispositif de simulation, plutôt, de matérialisation de fonctions logiques à base d'une prom qui elle est discrète. Etude et réalisation d'un simulateur de fonctions logiques à prom [texte imprimé] / Bencherki Mebarki, Auteur ; Farah, Ahcene, Directeur de thèse . - [S.l.] : [s.n.], 1990 . - 54 f. : ill. ; 30 cm. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1990 Annexe f. 55 - 66 . - Bibliogr. f. 67 Langues : Français (fre) Mots-clés : Technologie  --  Mémoires  mortes Simulation  --  Fonctions  logiques Systèmes  --  Combinatoires Matérialisation  --  Fonctions  logiques Système  --  Séquentiel Index. décimale : PN01790 Résumé : Avant la venue des circuits intégrés à large et moyenne intégration, la simulation de fonctions logiques se faisait à l'aide de circuits à base de composants discrets Profitant des avantages procurés par l’intégration, on a essayé de réduire toute cette complexité et on a ainsi étudié et réalisé un dispositif de simulation, plutôt, de matérialisation de fonctions logiques à base d'une prom qui elle est discrète.

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01790	PN01790	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

MEBARKI.Bencherki.pdf URL

Fiabilité des systèmes VLSI / Belaifa, Salah Salim 

Permalink

Optimisation des performances temporelles de circuits intégrés VLSI / Baba-Ali, Ahmed Riadh 

Permalink

Planification et contrôle des comportements en groupe des systèmes robotiques autonomes / Ouahiba Azouaoui 

Permalink

Plateforme pour l'implémentation des réseaux de neurones sur FPGA / Izeboudjen, Nouma 

Permalink

Réalisation d'un manuel d'aide à la conception et la maintenence d'un centre d'amplification principale des télécommunications / Bensalah, Achour 

Permalink

Télécommande et télécontrôle centralisés appliqués aux systèmes férroviaires / Farah, Ahcene 

Permalink