texte imprimé

Simulation en VHDL et génération de test : application à un multiplieur

Laidi, Kamel, Auteur ; Boubakir, Chaâbane, Auteur ; Farah, A., Directeur de thèse | [S.l.] : [s.n.] | 1995

Ce travail contient deux parties principales: * La première traite la manière de simulation en VHDL des circuits logiques par le langage de description de matériel VLSI nommé VHDL, ainsi qu'une application de ce langage pour élaborer un program[...]

Plus d'information...

Ajouter un tag

Document numérique

Réserver

Disponible

---

1 (1 - 1 / 1) Par page : 25 50 100 200