Simulation en VHDL et génération de test / Laidi, Kamel (1995) 

Public ISBD Titre : Simulation en VHDL et génération de test : application à un multiplieur Type de document : texte imprimé Auteurs : Laidi, Kamel, Auteur ; Boubakir, Chaâbane, Auteur ; Farah, A., Directeur de thèse Editeur : [S.l.] : [s.n.] Année de publication : 1995 Importance : 67 f. Présentation : ill. Format : 30 cm. Note générale : Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1995 Annexe [4] f. - Bibliogr. [2] f Langues : Français (fre) Mots-clés : Simulation en VHDL Circuits logiques Description du matériel Multiplieur de nombres entiers Testabilité des circuits intégrés Approche hiérarchique Multiplieur simulé Index. décimale : PN01295 Résumé : Ce travail contient deux parties principales: * La première traite la manière de simulation en VHDL des circuits logiques par le langage de description de matériel VLSI nommé VHDL, ainsi qu'une application de ce langage pour élaborer un programme d'un multiplieur des nombres entiers * La deuxième partie traite le test et la testabilité des circuits intégrés, les différentes approches de vérification de leurs fonctionnalités, puis une application d'une approche hiérarchique de génération de test pour le multiplieur simulé. Simulation en VHDL et génération de test : application à un multiplieur [texte imprimé] / Laidi, Kamel, Auteur ; Boubakir, Chaâbane, Auteur ; Farah, A., Directeur de thèse . - [S.l.] : [s.n.], 1995 . - 67 f. : ill. ; 30 cm. Mémoire de Projet de Fin d’Études : Électronique : Alger, École Nationale Polytechnique : 1995 Annexe [4] f. - Bibliogr. [2] f Langues : Français (fre) Mots-clés : Simulation en VHDL Circuits logiques Description du matériel Multiplieur de nombres entiers Testabilité des circuits intégrés Approche hiérarchique Multiplieur simulé Index. décimale : PN01295 Résumé : Ce travail contient deux parties principales: * La première traite la manière de simulation en VHDL des circuits logiques par le langage de description de matériel VLSI nommé VHDL, ainsi qu'une application de ce langage pour élaborer un programme d'un multiplieur des nombres entiers * La deuxième partie traite le test et la testabilité des circuits intégrés, les différentes approches de vérification de leurs fonctionnalités, puis une application d'une approche hiérarchique de génération de test pour le multiplieur simulé.

Réservation

Réserver ce document

Exemplaires (1)

Code-barres	Cote	Support	Localisation	Section	Disponibilité	Spécialité	Etat_Exemplaire
PN01295	PN01295	Papier + ressource électronique	Bibliothèque centrale	Projet Fin d'Etudes	Disponible	Electronique	Consultation sur place/Téléchargeable

Documents numériques

LAIDI.Kamel_BOUBAKIR.Chaabane.pdf URL